数字视频编码算法优化理论、方法和芯片实现PDF|Epub|txt|kindle电子书版本网盘下载

数字视频编码算法优化理论、方法和芯片实现PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论1

1.1 数字媒体应用1

1.2 数字媒体产业3

1.3 数字视频编解码技术和标准5

1.4 数字视频编码算法优化6

1.4.1 提高性能的编码新算法6

1.4.2 特定标准码流语法结构受限的算法优化7

1.5 本书的结构7

参考文献9

第2章 数字视频编码原理11

2.1 视频编码方法概述11

2.2 基于分块预测变换混合编码方案14

2.3 预测编码14

2.3.1 预测差分编码原理15

2.3.2 预测方法16

2.3.3 运动补偿预测16

2.3.4 帧内预测19

2.4 变换编码20

2.4.1 图像正交变换20

2.4.2 变换编码系统框架21

2.5 量化22

2.6 熵编码23

2.7 基于分块运动预测混合编码方案25

2.8 主流视频编码标准27

参考文献35

第3章 率失真理论和视频编码率失真优化37

3.1 率失真理论37

3.2 DCT系数分布模型38

3.2.1 几种典型DCT分布38

3.2.2 几种分布模型的比较39

3.2.3 分段截断DCT分布模型40

3.3 典型率失真函数模型42

3.4 率－量化模型分析和比较45

3.5 失真－量化模型50

3.5.1 典型D-Q模型50

3.5.2 D-Q模型分析与比较51

3.6 率失真优化在视频编码中的应用52

参考文献54

第4章 数字视频编码器设计和优化57

4.1 视频编码器优化的必要性57

4.2 视频编码器典型实现平台59

4.3 视频编码算法和架构优化60

4.4 基于视觉感知编码64

4.5 视频编码算法多目标性能优化67

4.6 视频编码算法多模块关联优化68

参考文献69

第5章 高清编码器硬件架构综述75

5.1 编码器IP核和ASIC芯片75

5.1.1 编码器架构75

5.1.2 H.2 64编码架构产业化情况76

5.1.3 学术界H.2 64/AVC编码架构77

5.1.4 典型H.2 64/AVC编码器架构78

5.2 系统架构设计挑战80

5.2.1 架构设计挑战80

5.2.2 多目标性能优化81

5.3 应对挑战的典型解决方案82

5.4 架构设计和模块分析86

5.4.1 分级系统架构模型86

5.4.2 SoC系统架构88

5.4.3 存储架构89

5.4.4 互连架构94

参考文献96

第6章 多目标性能优化104

6.1 FPGA/ASIC平台多目标性能参数104

6.2 多目标性能参数度量106

6.3 基于多边形面积度量的性能评价模型106

6.4 基于功效系数法的性能评价模型110

6.5 基于单位复杂度效率的性能评价模型111

6.5.1 芯片流水实现资源消耗度量及模型112

6.5.2 流水算法率－失真资源消耗代价模型113

6.6 多目标性能约束下的算法优化方法115

参考文献116

第7章 多模块联合优化及算法流水化映射118

7.1 视频编码算法优化关键模块118

7.2 多模块之间关联及算法优化121

7.3 基于耦合关联度的多模块优化方法123

7.4 流水化算法框架和算法流水化映射124

7.4.1 多模块联合优化算法框架124

7.4.2 算法流水化映射127

7.5 流水化算法验证平台搭建130

7.6 基于编码参数离散取值选择的多目标性能优化方法132

参考文献135

第8章 运动估计算法和硬件架构137

8.1 块匹配运动估计算法137

8.1.1 整像素块匹配运动估计138

8.1.2 运动向量预测和编码139

8.1.3 新的运动预测技术139

8.2 运动估计算法优化145

8.2.1 快速搜索算法145

8.2.2 匹配准则147

8.3 运动估计面临主要挑战及多目标约束148

8.3.1 挑战148

8.3.2 多目标性能优化149

8.4 支持多种分割模式的分像素运动估计算法149

8.5 整像素、分像素运动估计结构综述151

8.5.1 整像素运动估计架构151

8.5.2 IME中的分层数据复用分析154

8.5.3 分像素运动估计架构155

8.5.4 FME架构中并行数据复用分析156

8.6 高清视频运动估计算法设计考虑157

8.6.1 多分辨率运动估计算法157

8.6.2 数据组织和管理158

8.7 适合高清大窗口的整像素分层运动估计算法159

8.7.1 多分辨率运动估计中的像素组织159

8.7.2 分层运动估计算法161

8.7.3 智能多中心运动向量选择165

8.8 整像素、分像素运动估计协同设计166

8.9 算法实验结果167

8.9.1 局部小窗口大小和性能损失167

8.9.2 运动估计算法性能169

参考文献170

第9章 模式选择算法与硬件架构175

9.1 模式选择面临的主要挑战175

9.2 模式选择优化关键技术177

9.3 模式选择算法和硬件结构综述178

9.3.1 算法178

9.3.2 结构179

9.4 率失真优化模式选择算法180

9.4.1 率失真优化关闭模式预选180

9.4.2 部分模式率失真优化模式选择183

9.4.3 算法性能188

9.5 基于视觉感知的模式选择191

9.5.1 psy-rdo算法191

9.5.2 psy-trellis量化算法192

9.6 适合硬件实现的率失真优化量化194

9.6.1 SDQ算法概述196

9.6.2 SDQ网格搜索197

9.6.3 硬件实现挑战198

9.6.4 硬件友好的率失真优化量化预选199

9.6.5 动态网格图结构201

9.6.6 数据依赖免疫的预判决算法205

9.6.7 完整算法208

9.6.8 实验结果209

参考文献211

第10章 码率控制算法与硬件架构216

10.1 码率控制概述216

10.2 码率控制多模块约束217

10.3 码率控制多目标性能约束219

10.4 码率控制优化关键技术221

10.5 基于视频特性的码率控制整体算法223

10.5.1 感知模糊复杂度226

10.5.2 ratefactor参数调整227

10.5.3 算法优化作用机理分析229

10.6 基于视觉感知的宏块级MBTree算法231

10.6.1 Lookahead滑动窗分析232

10.6.2 参考传递代价度量233

10.6.3 传递代价对量化参数偏移影响分析236

10.7 空域自适应的VAQ量化控制算法238

10.8 实验结果239

10.9 分析讨论和展望242

10.9.1 多模块联合优化242

10.9.2 拉格朗日系数选择243

参考文献243

第11章 AVS高清视频编码器硬件架构设计247

11.1 概述247

11.2 视频编码芯片实现方案249

11.2.1 整体结构和模块分割249

11.2.2 AVS视频编码模块结构250

11.3 宏块流水线结构252

11.3.1 已有流水线结构分析252

11.3.2 率失真优化模式选择对宏块流水线的影响253

11.3.3 支持率失真优化模式选择的四级流水线结构254

11.4 大窗口整像素运动估计硬件结构259

11.4.1 整像素运动估计算法和结构分析259

11.4.2 高清编码器运动估计算法设计考虑260

11.4.3 硬件资源高度复用的整像素运动结构261

11.4.4 资源消耗和性能分析267

11.5 率失真优化模式选择硬件结构267

11.5.1 高清编码器模式选择硬件架构267

11.5.2 高清编码器模式选择系统结构268

11.5.3 内部块级流水线结构分析271

11.5.4 资源消耗和性能分析277

11.6 整体结构和VLSI实现278

11.6.1 行为级功能验证策略278

11.6.2 资源消耗和性能分析284

11.7 结果及讨论285

参考文献287

第12章 算法确定模块硬件架构综述290

12.1 熵编码架构290

12.1.1 算法分析290

12.1.2 架构291

12.2 去块效应滤波架构293

12.2.1 算法分析293

12.2.2 架构294

12.3 MVP算法和结构297

参考文献298

第13章 展望302

13.1 复杂度度量与性能评估模型302

13.2 算法和架构的优化304

13.3 HEVC编码器算法和架构设计306

13.3.1 HEVC标准新的编码工具306

13.3.2 HEVC编码复杂度与难点分析307

13.3.3 HEVC编码器架构设计思路308

参考文献308