图书介绍
CPLD/FPGA设计及应用PDF|Epub|txt|kindle电子书版本网盘下载
- 罗朝霞，高书莉编著 著
- 出版社： 北京：人民邮电出版社
- ISBN：7115159580
- 出版时间：2007
- 标注页数：267页
- 文件大小：36MB
- 文件页数：276页
- 主题词：可编程序逻辑器件
PDF下载
下载说明
CPLD/FPGA设计及应用PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第一章 EDA概述1
1.1 EDA技术的含义1
1.2 EDA技术的发展历史1
1.3 EDA技术的基本特征2
1.4 EDA技术的主要内容4
1.5 EDA技术的设计流程5
1.6 EDA技术的发展趋势8
第二章 可编程逻辑器件的基本原理10
2.1 专用集成电路设计与可编程逻辑器件10
2.1.1 模拟ASIC10
2.1.2 数字ASIC11
2.2 可编程逻辑器件分类12
2.3 可编程逻辑器件的发展历程14
2.4 可编程逻辑器件的基本结构15
2.4.1 简单低密度PLD的基本结构15
2.4.2 复杂高密度PLD的基本结构18
2.4.3 CPLD和FPGA的异同24
2.4.4 CPLD和FPGA的选择25
第三章 Altera的CPLD/FPGA27
3.1 Altera的CPLK/FPGA器件系列27
3.2 Altera的CPLD器件29
3.2.1 MAX7000器件30
3.2.2 MAXⅡ器件35
3.2.3 Cyclone器件36
3.3 Altera的CPLD/FPGA的配置42
3.3.1 配置方式42
3.3.2 ByterBlasterⅡ下载电缆45
3.3.3 配置芯片46
3.3.4 CPLD/FPGA器件的配置46
第四章 VHDL硬件描述语言54
4.1 VHDL概述54
4.1.1 VHDL的特点54
4.1.2 VHDL和VerilogHDL的比较54
4.2 VHDL语言基础知识55
4.2.1 VHDL的程序结构55
4.2.2 VHDL的语言元素63
4.3 VHDL的基本语句68
4.3.1 VHDL的顺序语句68
4.3.2 VHDL的并行语句75
4.4 VHDL的子程序89
4.4.1 过程的定义和调用90
4.4.2 函数的定义和调用90
第五章 QuartusⅡ开发软件92
5.1 QuartusⅡ简介92
5.2 QuartusⅡ原理图输入设计方法94
5.2.1 创建设计工程94
5.2.2 设计输入98
5.2.3 设计项目的编译100
5.2.4 设计项目的仿真验证103
5.2.5 引脚分配106
5.2.6 器件编程108
5.3 QuartusⅡ文本输入设计方法110
5.3.1 设计输入110
5.3.2 项目编译113
5.3.3 仿真验证117
5.4 QuartusⅡ混合输入设计方法119
5.4.1 创建工程119
5.4.2 译码电路模块的设计119
5.4.3 顶层设计120
5.4.4 仿真验证123
5.5 QuartusⅡ调用宏功能模块的设计方法124
5.5.1 宏功能模块概述124
5.5.2 以图形方式调用宏功能模块进行设计125
5.5.3 以文本方式调用宏功能模块进行设计130
第六章 CPLD/FPGA的常用设计132
6.1 基本数学运算模块132
6.1.1 加法器132
6.1.2 乘法器139
6.1.3 减法器142
6.1.4 除法器143
6.2 分频器设计145
6.2.1 偶数分频器设计145
6.2.2 奇数分频器设计148
6.2.3 半整数分频器的设计151
6.3 存储模块设计153
6.3.1 只读存储器（ROM）153
6.3.2 随机存储器（RAM）159
6.3.3 顺序存取存储器（SAM）163
6.4 状态机设计166
6.4.1 状态机的特点及VHDL描述166
6.4.2 状态机设计举例172
6.4.3 状态机编码183
6.4.4 状态机设计中需要注意的问题187
第七章 数字系统设计实例188
7.1 数字系统设计概述188
7.1.1 数字系统的组成188
7.1.2 数字系统设计方法188
7.1.3 数字系统设计的一般过程189
7.1.4 两种数字系统设计方法的比较190
7.2 同步信号提取电路的设计191
7.2.1 位同步信号提取电路的设计191
7.2.2 帧同步信号提取电路的设计198
7.3 IIR滤波器的设计206
7.3.1 IIR滤波器设计要求208
7.3.2 IIR滤波器设计方案208
7.3.3 IIR滤波器的实现210
7.3.4 IIR滤波器的其他改进型CPLD/FPGA实现方案213
7.4 DDS及相关设计219
7.4.1 DDS的基本原理220
7.4.2 DDS设计221
7.4.3 三相多波形信号发生器设计228
7.4.4 调制信号发生器的设计234
7.5 曼彻斯特编解码器235
7.5.1 曼彻斯特码编码规则235
7.5.2 曼彻斯特编码器设计236
7.5.3 曼彻斯特解码器设计242
7.6 交织／解交织器的设计246
7.6.1 交织／解交织器的原理246
7.6.2 分组交织／解交织器的设计247
第八章 CPLD/FPGA设计中的基本问题259
8.1 有限字长的影响259
8.2 时钟问题259
8.2.1 建立时间和保持时间260
8.2.2 全局时钟260
8.2.3 门控时钟260
8.2.4 多级逻辑时钟261
8.2.5 行波时钟262
8.2.6 多时钟系统262
8.3 清零和置位信号263
8.4 毛刺的产生及消除264
8.4.1 信号毛刺的产生及判断264
8.4.2 消除信号毛刺的方法264
参考文献267