结构化计算机组成PDF|Epub|txt|kindle电子书版本网盘下载

结构化计算机组成PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

出版者的话1

专家指导委员会1

作者简介1

译者序1

前言1

第1章 概述1

1.1 结构化计算机组成1

1.1.1 语言、层次和虚拟机1

1.1.2 现代多层计算机3

1.1.3 多层次计算机的演化5

1.2 计算机体系结构的里程碑8

1.2.1 第零代--机械计算机(1642--1945)9

1.2.2 第一代--电子管计算机(1945--1955)10

1.2.3 第二代--晶体管计算机(1955--1965)12

1.2.4 第三代--集成电路计算机(1965--1980)13

1.2.5 第四代--超大规模集成电路计算机(1980--？)15

1.3.1 技术和经济的推动16

1.3 计算机家族16

1.3.2 计算机扫视17

1.4 系列计算机举例19

1.4.1 PentiumⅡ简介19

1.4.2 UltraSPARCⅡ简介21

1.4.3 picoJavaⅡ简介23

1.5 本书概览24

习题25

2.1 处理器27

第2章 计算机系统组成27

2.1.1 CPU的组成28

2.1.2 指令执行28

2.1.3 RISC和CISC31

2.1.4 现代计算机设计原则32

2.1.5 指令级并行33

2.1.6 处理器级并行36

2.2 主存储器38

2.2.1 存储位38

2.2.2 内存编址39

2.2.3 字节顺序40

2.2.4 纠错码41

2.2.5 高速缓存44

2.2.6 内存条及其类型46

2.3 辅助存储器47

2.3.1 层次存储结构47

2.3.2 磁盘48

2.3.3 软盘50

2.3.4 IDE盘51

2.3.5 SCSI盘52

2.3.6 RAID盘53

2.3.7 只读光盘55

2.3.8 可刻光盘58

2.3.9 可擦写光盘60

2.3.10 DVD60

2.4 输入输出设备62

2.4.1 总线62

2.4.2 终端64

2.4.3 鼠标70

2.4.4 打印机71

2.4.5 调制解调器74

2.4.6 字符编码77

2.5 小结79

习题80

3.1 门和布尔代数83

3.1.1 门83

第3章 数字逻辑层83

3.1.2 布尔代数85

3.1.3 布尔函数的实现86

3.1.4 等价电路87

3.2 基本数字逻辑电路90

3.2.1 集成电路90

3.2.2 组合逻辑电路91

3.2.3 算术电路95

3.2.4 时钟98

3.3.1 锁存器99

3.3 内存99

3.3.2 触发器101

3.3.3 寄存器103

3.3.4 内存组成104

3.3.5 内存芯片106

3.3.6 RAM和ROM107

3.4.1 CPU芯片109

4.5.2 分支预测109

3.4 CPU芯片和总线109

3.4.2 计算机总线111

3.4.3 总线宽度113

3.4.4 总线时钟114

3.4.5 总线仲裁117

3.4.6 总线操作120

3.5 CPU芯片举例122

3.5.1 PentiumⅡ122

3.5.2 UltraSPARCⅡ126

3.5.3 picoJavaⅡ129

3.6.1 ISA总线130

3.6 总线举例130

3.6.2 PCI总线132

3.6.3 通用串行总线137

3.7 接口电路139

3.7.1 输入输出芯片140

3.7.2 地址译码141

3.8 小结143

习题144

第4章 微体系结构层148

4.1 微体系结构举例148

4.1.1 数据通路149

4.1.2 微指令153

4.1.3 微指令控制：Mic-1155

4.2 指令系统举例：IJVM158

4.2.1 堆栈158

4.2.2 IJVM内存模型160

4.2.3 IJVM指令集161

4.2.4 将Java编译为IJVM164

4.3.1 微指令和符号语言165

4.3 实现举例165

4.3.2 用Mic-1实现IJVM168

4.4 微体系结构层设计177

4.4.1 速度与价格177

4.4.2 缩短指令执行路径长度178

4.4.3 带预取的设计：Mic-2183

4.4.4 流水线设计：Mic-3183

4.4.5 七段流水线设计：Mic-4190

4.5 提高性能193

4.5.1 高速缓存193

4.5.3 乱序执行和寄存器重命名201

4.5.4 推测执行205

4.6 微体系结构层举例207

4.6.1 PentiumⅡCPU的微体系结构207

4.6.2 UltraSPARC-ⅡCPU的微体系结构210

4.6.3 PjcoJavaⅡCPU的微体系结构212

4.6.4 三种CPU的比较216

4.7 小结217

习题217

第5章 指令系统层221

5.1 指令系统层概述222

5.1.1 指令系统层的性质222

5.1.2 存储模式223

5.1.3 寄存器225

5.1.5 PentiumⅡ指令系统层概述226

5.1.4 指令226

5.1.6 UltraSPARCⅡ指令系统层概述228

5.1.7 Java虚拟机指令系统层概述231

5.2 数据类型232

5.2.1 数值数据类型232

5.2.2 非数值数据类型233

5.2.3 PentiunⅡ的数据类型233

5.3 指令格式234

5.2.4 UltraSPARCⅡ的数据类型234

5.2.5 Java虚拟机的数据类型234

5.3.1 指令格式设计标准235

5.3.2 操作码扩展237

5.3.3 PentiumⅡ指令格式238

5.3.4 UltraSPARCⅡ指令格式239

5.3.5 Java虚拟机指令格式240

5.4 寻址242

5.4.1 寻址方式243

5.4.2 立即寻址243

5.4.3 直接寻址244

5.4.4 寄存器寻址244

5.4.5 寄存器间接寻址244

5.4.6 变址寻址245

5.4.7 基址变址寻址246

5.4.8 堆栈寻址247

5.4.9 转移指令的寻址方式249

5.4.10 操作码和寻址方式的关系250

5.4.11 PentiumⅡ的寻址方式251

5.4.12 UltraSPARCⅡ的寻址方式253

5.4.13 Java虚拟机寻址方式253

5.4.14 寻址方式讨论253

5.5 指令类型254

5.5.1 数据移动指令254

5.5.2 双操作数指令255

5.5.3 单操作数指令256

5.5.4 比较和条件转移指令257

5.5.5 过程调用指令258

5.5.6 循环控制指令259

5.5.7 输入输出指令260

5.5.8 PentiumⅡ指令系统263

5.5.9 UltraSPARCⅡ指令系统265

5.5.10 pjocJavaⅡ指令系统267

5.5.11 指令集比较271

5.6.1 顺序控制流和转移272

5.6 控制流272

5.6.2 过程273

5.6.3 协同过程276

5.6.4 陷阱278

5.6.5 中断278

5.7 详细举例：汉诺塔281

5.7.1 PetiunⅡ汇编语言实现的汉诺塔281

5.7.2 UltraSPARCⅡ汇编语言实现的汉诺塔283

5.7.3 Java虚拟机汇编语言实现的汉诺塔284

5.8 Intel的IA-64286

5.8.1 PentiumⅡ的问题286

5.8.2 IA-64模型：显式并行指令计算287

5.8.3 判定288

5.8.4 预取290

5.8.5 现实障碍291

5.9 小结291

习题292

6.1 虚拟内存296

第6章 操作系统层296

6.1.1 内存分页297

6.1.2 内存分页的实现298

6.1.3 请求调页和工作集模型300

6.1.4 页置换策略301

6.1.5 页大小和碎片302

6.1.6 分段303

6.1.7 分段的实现305

6.1.8 PentiumⅡ中的虚拟内存307

6.1.9 UltraSPARC的虚拟内存310

6.1.10 虚拟内存和高速缓存312

6.2 虚拟输入输出指令313

6.2.1 文件313

6.2.2 虚拟输入输出指令的实现314

6.2.3 目录管理指令317

6.3 用于并行处理的虚拟指令318

6.3.1 进程创建318

6.3.2 竞争条件319

6.3.3 使用信号量的进程同步323

6.4 操作系统实例325

6.4.1 简介326

6.4.2 虚拟内存实例332

6.4.3 虚拟输入输出实例335

6.4.4 进程管理实例344

6.5 小结348

习题349

第7章 汇编语言层354

7.1 汇编语言简介354

7.1.1 什么是汇编语言355

7.1.2 为什么使用汇编语言355

7.1.3 汇编语言语句的格式357

7.1.4 伪指令360

7.2 宏362

7.2.1 宏定义、调用和扩展362

7.2.2 带参数的宏363

7.2.4 汇编器中宏处理的实现364

7.2.3 高级特性364

7.3 汇编过程365

7.3.1 两趟汇编的汇编器365

7.3.2 第一趟扫描366

7.3.3 第二趟扫描369

7.3.4 符号表370

7.4 链接和加载371

7.4.1 链接器的功能372

7.4.3 绑定时间状态和动态重定位375

7.4.2 目标模块的结构375

7.4.4 动态链接377

7.5 小结380

习题380

第8章 并行计算机体系结构383

8.1 并行计算机设计中的主要问题383

8.1.1 通信模型385

8.1.2 互连网络388

8.1.3 性能394

8.1.4 软件399

8.1.5 并行计算机的分类403

8.2 SIMD计算机405

8.2.1 阵列处理机405

8.2.2 向量处理机406

8.3 共享内存的多处理器系统409

8.3.1 内存语义409

8.3.2 基于UMA总线的SMP体系结构412

8.3.3 使用交叉开关的UMA多处理器系统416

8.3.4 使用多级交换网络的UMA多处理器系统418

8.3.5 NUMA多处理器系统419

8.3.6 cache一致的NUMA多处理器系统421

8.3.7 COMA多处理器系统428

8.4 基于消息传递的多计算机系统429

8.4.1 MPP：大规模并行处理机430

8.4.2 COW：工作站集群434

8.4.3 调度435

8.4.4 用于多计算机系统的通信软件438

8.4.5 应用层的共享内存441

8.5 小结446

习题447

第9章 推荐读物和参考文献450

9.1 推荐读物450

9.1.1 一般性和介绍性的读物450

9.1.2 计算机系统组成451

9.1.3 数字逻辑层451

9.1.4 微体系结构层452

9.1.6 操作系统层453

9.1.5 指令系统层453

9.1.7 汇编语言层454

9.1.8 并行计算机体系结构454

9.1.9 二进制数和浮点数455

9.2 参考文献456

附录A 二进制数465

附录B 浮点数473

索引480