信号电源完整性仿真分析与实践PDF|Epub|txt|kindle电子书版本网盘下载

信号电源完整性仿真分析与实践PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1篇 基础理论篇2

第1章 高速系统设计简介2

1.1 PCB设计技术回顾2

1.2什么是“高速”系统设计3

1.3如何应对高速系统设计8

1.3.1理论作为指导和基准9

1.3.2积累实践经验11

1.3.3平衡时间与效率11

1.4小结12

第2章 高速系统设计理论基础14

2.1微波电磁波简介14

2.2微波传输线16

2.2.1微波等效电路物理量17

2.2.2微波传输线等效电路17

2.3电磁波传输和反射21

2.4微波传输介质24

2.4.1微带线（Microstrip Line）25

2.4.2微带线的损耗26

2.4.3带状线（Strip Line）28

2.4.4同轴线（Coaxial Line）29

2.4.5双绞线（Twist Line）30

2.4.6差分传输线30

2.4.7差分阻抗33

2.5“阻抗”的困惑33

2.5.1阻抗的定义34

2.5.2为什么要考虑阻抗35

2.5.3传输线的结构和阻抗35

2.5.4瞬时阻抗和特征阻抗36

2.5.5特征阻抗和信号完整性37

2.5.6为什么是50Ω37

2.6阻抗的测量38

2.7“阻抗”的困惑之答案40

2.8趋肤效应41

2.9传输线损耗42

2.10小结44

第3章 信号／电源完整性45

3.1什么是信号／电源完整性45

3.2信号完整性问题的分类47

3.3高频信号传输的要素49

3.4反射的产生和预防50

3.4.1反射的产生51

3.4.2反射的消除和预防55

3.5串扰的产生和预防67

3.5.1串扰的产生67

3.5.2串扰的预防与消除71

3.6电源完整性分析73

3.6.1电源系统的设计目标74

3.6.2电源系统的设计方法76

3.6.3电容的理解78

3.6.4电源系统的分析方法81

3.6.5电源建模和仿真算法82

3.6.6 SSN分析和应用84

3.7电磁兼容性EMC和电磁干扰EMI88

3.7.1 EMC/EMI和信号完整性的关系89

3.7.2产生EMC/EMI问题的根源90

3.8正确认识回流路径（参考平面）92

3.8.1什么是高频信号的回流路径92

3.8.2回流路径的选择93

3.8.3回流路径的连续一致性96

3.9影响信号完整性的其他因素97

3.10小结97

第2篇 软件操作篇100

第4章Mentor高速系统设计工具100

4.1 Mentor高速系统设计流程101

4.2约束编辑系统（Constrain Editor System）105

4.3信号／电源完整性分析工具：HyperLynx109

4.3.1 HyperLynx的工具架构109

4.3.2 HyperLynx的通用性113

4.3.3 HyperLynx的易用性113

4.3.4 HyperLynx的实用性117

4.3.5 Mentor高速仿真技术的发展趋势121

4.4前仿和后仿122

4.5 HyperLynx-LineSim使用简介124

4.5.1分析前准备工作125

4.5.2建立信号网络127

4.5.3设置仿真条件128

4.5.4仿真结果和约束设置131

4.6 HyperLynx-BoardSim使用简介132

4.6.1设计文件的导入132

4.6.2设置仿真条件133

4.6.3关键网络分析135

4.6.4多板联合仿真137

4.7 HyperLynx -3DEM简介139

4.8小结141

第5章 高速系统仿真分析和设计方法142

5.1高速电路设计流程的实施条件分析142

5.2 IBIS模型144

5.2.1 IBIS模型介绍144

5.2.2 IBIS模型的生成和来源146

5.2.3 IBIS模型的常见错误及检查方法152

5.2.4 IBIS文件介绍155

5.2.5如何获得IBIS模型159

5.2.6在HyperLynx中使用IBIS模型160

5.2.7在Cadence流程中使用IBIS模型162

5.2.8 DML模型简介163

5.3仿真分析条件设置167

5.3.1 Stackup——叠层设置168

5.3.2 DC Nets——直流电压设置168

5.3.3器件类型和管脚属性设置169

5.3.4 SI Models——为器件指定模型171

5.4系统设计和（预）布局173

5.5使用HyperLynx进行仿真分析176

5.5.1拓扑结构抽取176

5.5.2在HyperLynx中进行仿真177

5.6约束规则生成183

5.6.1简单约束设计——Length/ Delay183

5.6.2差分布线约束——Diff Pair184

5.6.3网络拓扑约束——Net Scheduling185

5.7约束规则的应用187

5.7.1层次化约束关系187

5.7.2约束规则的映射189

5.7.3 CES约束管理系统的使用190

5.8布线后的仿真分析和验证191

5.8.1布线后仿真的必要性191

5.8.2布线后仿真流程192

5.9电源完整性设计方法和流程194

5.9.1确定电源系统的目标阻抗196

5.9.2 DC Drop——直流压降分析197

5.9.3电源平面谐振点分析199

5.9.4 VRM去耦作用分析202

5.9.5去耦电容的集总式交流特性分析204

5.9.6去耦电容的分布式交流特性分析206

5.9.7电源噪声特性分析207

5.9.8电源平面模型抽取209

5.9.9 HyperLynx-PI电源系统设计流程总结210

5.9.10创建VRM模型211

5.9.11电容的布局和布线213

5.9.12合理认识电容的有效去耦半径215

5.10小结217

第3篇DDR系统仿真及案例实践篇220

第6章DDRx系统设计与仿真分析220

6.1 DDR系统概述220

6.2 DDR规范解读222

6.2.1 DDR规范的DC和AC特性223

6.2.2 DDR规范的时序要求225

6.2.3 DDR芯片的电气特性和时序要求226

6.2.4 DDR控制器的电气特性和时序要求229

6.2.5 DDR刷新和预充电230

6.3 DDRx总线技术发展233

6.3.1 DDRx信号斜率修正233

6.3.2 DDRx ODT的配置236

6.3.3从DDR2到DDR3237

6.3.4 DDR3的WriteLeveling238

6.3.5 DDR2及DDR3的协议变化239

6.4 DDRx系统仿真分析方法240

6.4.1在HyperLynx中仿真DDRx系统240

6.4.2仿真结果的分析和解读253

6.5 LPDDRx简介254

第4篇 高速串行技术篇258

第7章 高速串行差分信号设计及仿真分析258

7.1高速串行信号简介259

7.1.1数字信号总线时序分析259

7.1.2高速串行总线262

7.1.3 Serdes的电路结构264

7.1.4 Serdes的应用265

7.2高速串行信号设计266

7.2.1有损传输线和信号（预）加重267

7.2.2表面粗糙度对传输线损耗的影响270

7.2.3高频差分信号的布线和匹配设计271

7.2.4过孔的Stub效应273

7.2.5连接器信号分布275

7.2.6加重和均衡276

7.2.7码间干扰ISI和判决反馈均衡器DFE278

7.2.8 AC耦合电容281

7.2.9回流路径的连续性285

7.2.10高速差分线的布线模式和串扰286

7.2.11紧耦合和松耦合287

7.3高速串行信号仿真分析289

7.3.1系统级仿真289

7.3.2 S参数（Scattering parameters）291

7.3.3互连设计和S参数分析294

7.3.4检验S参数质量300

7.3.5 S参数的使用305

7.3.6高速差分串行信号的仿真需求306

7.3.7 IBIS-AMI模型介绍308

7.3.8 HyperLynx AMI Wizard通道仿真分析310

7.3.9 6Gbps， 12Gbps！然后313

7.4抖动（Jitter）314

7.4.1认识抖动（Jitter）315

7.4.2实时抖动分析316

7.4.3抖动各分量的典型特征318

第5篇 结束与思考篇324

第8章 实战后的思考324

术语和缩略词329