可编程逻辑器件及EDA技术 数字系统设计与SOPC技术PDF|Epub|txt|kindle电子书版本网盘下载

可编程逻辑器件及EDA技术 数字系统设计与SOPC技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 可编程器件和EDA技术概述1

1.1 EDA技术的主要特征1

1.2 EDA技术的设计方法3

1.3 可编程逻辑器件简介4

1.3.1 从ASIC到FPGA/CPLD4

1.3.2 CPLD器件7

1.3.3 FPGA器件13

1.4 可编程逻辑器件设计28

1.4.1 可编程逻辑器件的设计流程28

1.4.2 Xilinx公司的ISE开发工具概述29

1.4.3 Altera公司的Quartus Ⅱ开发工具概述31

1.5 可编程逻辑器件选型31

1.5.1 CPLD选择的方法31

1.5.2 FPGA选择的方法33

1.6 IP核简介34

1.7 EDA技术的发展趋势36

1.7.1 可编程逻辑器件的发展趋势36

1.7.2 EAD软件开发工具的发展趋势36

1.7.3 设计输入方式的发展趋势37

第2章 VHDL硬件描述语言39

2.1 HDL简介39

2.1.1 代表性的HDL语言39

2.1.2 VHDL程序结构40

2.1.3 程序包40

2.1.4 库44

2.1.5 实体和结构体45

2.1.6 配置49

2.2 VHDL基本要素50

2.2.1 标识符50

2.2.2 数据对象51

2.2.3 数据类型53

2.2.4 用户自定义的数据类型55

2.2.5 数据类型的转换56

2.2.6 操作符57

2.2.7 函数类属性60

2.3 VHDL的主要语句及应用64

2.3.1 进程64

2.3.2 过程及其函数65

2.3.3 顺序描述语句68

2.3.4 信号赋值语句73

2.3.5 COMPONENT语句和COMPONENT INSTANT语句75

2.3.6 GENERIC语句和GENERATE语句76

第3章 典型VHDL设计实例79

3.1 组合逻辑电路设计79

3.1.1 逻辑门电路设计79

3.1.2 常用编码器设计81

3.1.3 常用译码器设计85

3.1.4 数据选择器设计87

3.1.5 数据分配器设计89

3.1.6 数值比较器设计91

3.1.7 算术运算单元电路设计93

3.2 时序逻辑电路设计95

3.2.1 常用触发器设计96

3.2.2 常用数码寄存器设计98

3.2.3 常用计数器设计102

3.3 有限状态机设计105

3.3.1 有限状态机的建模106

3.3.2 状态编码109

3.3.3 Mealy型状态机设计111

3.3.4 Moore型状态机设计115

3.4 存储器设计119

3.4.1 只读存储器（ROM）的设计119

3.4.2 随机存储器（RAM）的设计121

3.4.3 顺序存取存储器的设计123

第4章 典型数字系统的设计125

4.1 数字系统概述125

4.2 数码管动态显示扫描电路原理及设计125

4.2.1 数码管动态显示扫描电路原理125

4.2.2 采用VHDL描述的动态显示扫描电路126

4.3 乘法器的原理及设计131

4.3.1 乘法器工作原理131

4.3.2 采用VHDL描述的乘法器132

4.4 除法器的原理及设计方法135

4.4.1 除法器的工作原理135

4.4.2 用VHDL描述的除法器138

4.5 简易CPU工作原理及设计方法141

4.5.1 简易CPU的工作原理141

4.5.2 采用VHDL描述的ALU144

4.6 交通信号灯控制器原理及设计148

4.6.1 交通信号灯控制器原理148

4.6.2 交通信号灯的VHDL描述151

4.7 数字频率计的原理及设计156

4.7.1 数字频率计的原理156

4.7.2 数字频率计的VHDL描述159

4.8 数字信号发生器的原理及设计164

4.8.1 数字信号发生器（DDS）的原理164

4.8.2 数字信号发生器（DDS）的VHDL描述166

第5章 QuartusⅡ7.0开发系统173

5.1 Quartus Ⅱ7.0开发系统简介173

5.1.1 Quartus Ⅱ7.0开发系统的特性173

5.1.2 Quartus Ⅱ7.0开发系统的安装174

5.1.3 QuartusⅡ7.0开发系统的软件许可配置178

5.1.4 Quartus Ⅱ7.0开发系统的设计流程179

5.2 设计输入180

5.2.1 建立设计工程181

5.2.2 原理图设计文件184

5.2.3 VHDL设计文件189

5.2.4 设计约束文件190

5.3 综合与编程192

5.3.1 综合参数控制193

5.3.2 RTL查看器和状态机查看器194

5.3.3 渐进式综合196

5.3.4 多样化编程203

5.4 设计仿真205

5.4.1 仿真波形文件205

5.4.2 仿真208

5.5 SignalTap Ⅱ逻辑分析器209

5.5.1 设置和运行SignalTapⅡ逻辑分析器209

5.5.2 渐进式编译使用SignalTapⅡ逻辑分析器212

5.5.3 分析SignalTap Ⅱ数据213

5.6 设计实例213

5.6.1 建立设计工程213

5.6.2 建立源文件214

5.6.3 编译设计217

5.6.4 引脚锁定218

5.6.5 仿真设计221

5.6.6 编程和配置224

第6章 SOPC系统简介225

6.1 概述225

6.1.1 SOC简介225

6.1.2 SOPC技术226

6.2 典型的SOPC系统处理器226

6.2.1 Altera公司的Nios Ⅱ软核处理器226

6.2.2 Xilinx公司的PowerPC硬核处理器228

6.2.3 Xilinx公司的MicroBlaze软核处理器229

6.2.4 Lattice公司的LatticeMico 32软核处理器231

6.3 典型的SOPC系统开发工具233

6.3.1 Altera公司的SOPC开发工具233

6.3.2 Xilinx公司的SOPC开发工具237

6.3.3 Lattice公司的SOPC开发工具238

6.4 支持Nios Ⅱ系统的FPGA器件240

6.4.1 Cyclone系列FPGA器件240

6.4.2 Cyclone Ⅱ系列FPGA器件246

6.4.3 CycloneⅢ系列FPGA器件253

6.4.4 StratixⅡ系列FPGA器件254

6.4.5 Stratix Ⅱ GX系列FPGA器件261

6.5 支持MicroBlaze软核和PowerPC硬核的FPGA器件264

6.5.1 Spartan-3系列FPGA概述264

6.5.2 Spartan-3系列FPGA结构特性265

6.5.3 Spartan-3系列FPGA的IOB结构特性266

6.5.4 Spartan-3系列FPGA的CLB结构特性266

6.5.5 Spartan-3系列FPGA的RAM结构特性268

6.5.6 Spartan-3系列FPGA的时钟网络特性269

6.5.7 Spartan-3系列FPGA的布线资源特性271

6.6 支持LatticeMico32软核处理器的FPGA器件272

6.6.1 LatticeXP系列FPGA概述272

6.6.2 LatticeXP系列的PFU和PFF结构特性273

6.6.3 LatticeXP系列的布线资源结构特性275

6.6.4 LatticeXP系列的PLL结构特性276

6.6.5 LatticeXP系列的嵌入式RAM块结构特性277

6.6.6 LatticeXP系列的PIC结构特性278

第7章 NiosⅡ嵌入式处理器及总线接口279

7.1 NiosⅡ嵌入式处理器279

7.1.1 NiosⅡ系统概述279

7.1.2 NiosⅡ嵌入式处理器结构280

7.1.3 NiosⅡ嵌入式处理器ALU281

7.1.4 NiosⅡ嵌入式处理器复位282

7.1.5 NiosⅡ嵌入式处理器异常和中断283

7.1.6 NiosⅡ嵌入式处理器存储器和I/O组织283

7.1.7 NiosⅡ嵌入式处理器JTAG调试模块287

7.2 NiosⅡ嵌入式处理器编程结构289

7.2.1 NiosⅡ嵌入式处理器通用寄存器289

7.2.2 NiosⅡ嵌入式处理器控制寄存器289

7.2.3 NiosⅡ嵌入式处理器工作模式291

7.2.4 NiosⅡ嵌入式处理器异常处理291

7.2.5 NiosⅡ嵌入式处理器异常原因确定293

7.2.6 NiosⅡ嵌入式处理器异常返回293

7.2.7 NiosⅡ嵌入式处理器中断处理294

7.2.8 NiosⅡ嵌入式处理器的存储器和外设访问294

7.2.9 NiosⅡ嵌入式处理器的复位295

7.2.10 NiosⅡ嵌入式处理器的指令分类296

7.3 Avalon交换式总线300

7.3.1 Avalon总线基本术语301

7.3.2 Avalon总线传输304

7.3.3 Avalon总线从传输305

7.3.4 Avalon总线主传输314

7.4 Avalon总线的片外设备接口319

7.4.1 从传输的Avalon三态信号319

7.4.2 无延迟的Avalon三态从端口读传输321

7.4.3 带固定延迟的Avalon三态从端口读传输321

7.4.4 Avalon三态从端口写传输323

7.5 Avalon总线地址对齐方式325

7.5.1 地址对齐概述325

7.5.2 地址对齐参数选择325

7.5.3 动态总线宽度326

第8章 NiosⅡ系统嵌入式外设327

8.1 PIO核327

8.1.1 功能描述327

8.1.2 SOPC Builder中配置PIO核329

8.1.3 PIO核的编程模型330

8.2 定时器核338

8.2.1 功能描述338

8.2.2 SOPC Builder中配置定时器339

8.2.3 定时器核的编程模型341

8.3 PLL核344

8.3.1 功能描述344

8.3.2 SOPC Builder中配置PLL核345

8.4 性能计数器核347

8.4.1 功能描述347

8.4.2 SOPC Builder中配置性能计数器348

8.4.3 性能计数器的编程模型349

8.5 Systern ID核350

8.5.1 功能描述350

8.5.2 SOPC Builder中配置System ID核351

8.5.3 System ID核的编程模型351

8.6 SDRAM控制器核351

8.6.1 功能描述352

8.6.2 SOPC Builder中配置SDRAM核353

8.6.3 SDRAM控制核的编程模型355

8.6.4 SDRAM应用355

8.7 CFI控制器核356

8.7.1 功能描述356

8.7.2 SOPC Builder中配置CFI控制器核357

8.7.3 CFI控制器的编程模型358

8.8 EPCS控制器核359

8.8.1 功能描述359

8.8.2 SOPC Builder中配置EPCS控制器核360

8.8.3 EPCS控制器的编程模型361

8.9 FIFO存储器核362

8.9.1 功能描述362

8.9.2 SOPC Builder中配置FIFO存储器核364

8.9.3 FIFO存储器核的编程模型367

8.10 SPI核369

8.10.1 功能描述370

8.10.2 SOPC Builder中配置SPI核372

8.10.3 SPI核的编程模型374

8.11 UART核376

8.11.1 功能描述376

8.11.2 SOPC Builder中配置UART核378

8.11.3 UART核的编程模型381

8.12 JTAG UART核384

8.12.1 功能描述385

8.12.2 SOPC Builder中配置JTAG UART核386

8.12.3 JTAG UART核的编程模型388

8.13 DMA核390

8.13.1 功能描述390

8.13.2 SOPC Builder中配置DMA核392

8.13.3 DMA核的编程模型393

第9章 NiosⅡ系统设计396

9.1 NiosⅡ系统硬件设计396

9.1.1 NiosⅡ系统硬件开发流程396

9.1.2 NiosⅡ系统需求分析397

9.1.3 NiosⅡ系统工程建立397

9.1.4 NiosⅡ系统集成399

9.1.5 NiosⅡ系统设计409

9.1.6 NiosⅡ系统综合411

9.1.7 NiosⅡ系统实现412

9.2 NiosⅡ软件设计415

9.2.1 NiosⅡ集成开发环境415

9.2.2 NiosⅡ系统软件设计416

9.2.3 NiosⅡ系统软件调试418

9.3 NiosⅡ系统的引导420

9.3.1 NiosⅡ系统的引导概述420

9.3.2 NiosⅡ系统的引导421

9.3.3 CFI Flash引导程序421

9.3.4 EPCS引导程序421

9.4 Flash编程工具422

9.5 Altera DE2评估板424

9.5.1 Altera DE2评估板硬件资源424

9.5.2 Altera DE2评估板引脚的定义426

9.5.3 Altera DE2编程方法437

9.6 基本I/O接口设计实例438

9.6.1 设计需求分析438

9.6.2 硬件设计439

9.6.3 软件设计442

9.7 定时器应用设计实例444

9.7.1 设计需求分析444

9.7.2 硬件设计444

9.7.3 软件设计448

第10章 一体化EDA开发工具452

10.1 Altium Designer6.X简介452

10.2 NanoBoard-NB1性能简介453

10.2.1 NanoBoard-NB1基本配置453

10.2.2 NanoBoard-NB1安装454

10.2.3 NanoBoard-NB1主要接口资源455

10.3 PCB设计实例459

10.3.1 建立PCB工程459

10.3.2 原理图设计460

10.3.3 PCB设计464

10.4 FPGA设计实例465

10.4.1 建立工程465

10.4.2 建立设计原理图466

10.4.3 导入设计约束466

10.4.4 编译设计473

10.4.5 在线调试473

10.5 嵌入式系统设计实例478

10.5.1 建立FPGA工程478

10.5.2 建立嵌入式工程480

10.5.3 编辑嵌入式软件480

10.5.4 连接FPGA工程和嵌入式工程482

10.5.5 调试嵌入式系统482

10.6 简易计算器的设计与实现483

10.6.1 设计需求分析483

10.6.2 EPGA工程的设计与实现484

10.6.3 嵌入式软件的设计与实现485

参考文献495