数字调制解调技术的MATLAB与FPGA实现 Altera/Verilog版PDF|Epub|txt|kindle电子书版本网盘下载

数字调制解调技术的MATLAB与FPGA实现 Altera/Verilog版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字通信及FPGA概述1

1.1 数字通信系统概述2

1.1.1 数字通信的一般处理流程2

1.1.2 本书讨论的通信系统模型4

1.1.3 数字通信的特点及优势5

1.1.4 数字通信的发展概述8

1.2 数字通信中的几个基本概念10

1.2.1 与频谱相关的概念10

1.2.2 带宽是如何定义的13

1.2.3 采样与频谱搬移16

1.2.4 噪声与信噪比19

1.3 FPGA的基础知识21

1.3.1 从晶体管到FPGA21

1.3.2 FPGA的发展趋势25

1.3.3 FPGA的组成结构26

1.3.4 FPGA的工作原理31

1.4 FPGA与其他处理平台的比较33

1.4.1 ASIC、DSP及ARM的特点33

1.4.2 FPGA的特点及优势34

1.5 Altera器件简介35

1.6 小结37

参考文献37

第2章 设计语言及环境介绍39

2.1 HDL语言简介40

2.1.1 HDL语言的特点及优势40

2.1.2 选择VHDL还是Verilog41

2.2 Verilog HDL语言基础42

2.2.1 Verilog HDL语言特点42

2.2.2 Verilog HDL程序结构44

2.3 FPGA开发工具及设计流程45

2.3.1 Quartus II开发套件45

2.3.2 ModelSim仿真软件49

2.3.3 FPGA设计流程50

2.4 MATLAB软件53

2.4.1 MATLAB软件简介53

2.4.2 常用的信号处理函数55

2.5 MATLAB与Quartus的数据交换62

2.6 小结63

参考文献63

第3章 FPGA实现数字信号处理基础65

3.1 FPGA中数的表示66

3.1.1 莱布尼兹与二进制66

3.1.2 定点数表示67

3.1.3 浮点数表示68

3.2 FPGA中数的运算71

3.2.1 加／减法运算71

3.2.2 乘法运算74

3.2.3 除法运算75

3.2.4 有效数据位的计算75

3.3 有限字长效应78

3.3.1 字长效应的产生因素78

3.3.2 A/D转换的字长效应79

3.3.3 系统运算中的字长效应80

3.4 FPGA中的常用处理模块82

3.4.1 加法器模块82

3.4.2 乘法器模块84

3.4.3 除法器模块87

3.4.4 浮点运算模块88

3.5 小结89

参考文献90

第4章 滤波器的MATLAB与FPGA实现91

4.1 滤波器概述92

4.1.1 滤波器的分类92

4.1.2 滤波器的特征参数94

4.2 FIR与IIR滤波器的原理94

4.2.1 FIR滤波器原理94

4.2.2 IIR滤波器原理96

4.2.3 IIR与FIR滤波器的比较96

4.3 FIR滤波器的MATLAB设计97

4.3.1 采用fir1函数设计97

4.3.2 采用kaiserord函数设计100

4.3.3 采用fir2函数设计100

4.3.4 采用firpm函数设计102

4.4 IIR滤波器的MATLAB设计104

4.4.1 采用butter函数设计104

4.4.2 采用cheby1函数设计105

4.4.3 采用cheby2函数设计106

4.4.4 采用ellip函数设计106

4.4.5 采用yulewalk函数设计107

4.4.6 几种设计函数的比较107

4.5 FIR滤波器的FPGA实现109

4.5.1 FIR滤波器的实现结构109

4.5.2 采用IP核实现FIR滤波器113

4.5.3 MATLAB仿真测试数据118

4.5.4 测试激励的Verilog HDL设计120

4.5.5 FPGA实现后的仿真测试123

4.6 IIR滤波器的FPGA实现125

4.6.1 IIR滤波器的结构形式125

4.6.2 量化级联型结构的系数127

4.6.3 级联型结构的FPGA实现130

4.6.4 FPGA实现后的测试仿真134

4.7 小结135

参考文献135

第5章 ASK调制解调技术的实现137

5.1 ASK信号的调制解调原理138

5.1.1 二进制振幅调制信号的产生138

5.1.2 二进制振幅调制信号的解调139

5.1.3 二进制振幅调制系统的性能141

5.1.4 多进制振幅调制142

5.2 ASK调制信号的MATLAB仿真142

5.3 ASK调制信号的FPGA实现145

5.3.1 FPGA实现模型及参数说明145

5.3.2 ASK调制信号的Verilog HDL设计147

5.3.3 FPGA实现后的仿真测试149

5.4 ASK解调技术的MATLAB仿真150

5.5 ASK解调技术的FPGA实现152

5.5.1 FPGA实现模型及参数说明152

5.5.2 ASK信号解调的Verilog HDL设计153

5.5.3 FPGA实现后的仿真测试154

5.6 符号判决门限的FPGA实现156

5.6.1 确定ASK解调后的判决门限156

5.6.2 判决门限模块的Verilog HDL设计157

5.6.3 FPGA实现后的仿真测试158

5.7 锁相环位同步技术的FPGA实现159

5.7.1 位同步技术的工作原理159

5.7.2 位同步顶层模块的Verilog HDL设计162

5.7.3 双相时钟信号的Verilog HDL实现164

5.7.4 微分鉴相模块的Veilog HDL实现166

5.7.5 单稳触发器的Verilog HDL实现168

5.7.6 控制及分频模块的Verilog HDL实现169

5.7.7 FPGA实现及仿真测试171

5.8 ASK解调系统的FPGA实现及仿真173

5.8.1 完整解调系统的Verilog HDL设计173

5.8.2 完整系统的仿真测试175

5.9 小结177

参考文献177

第6章 FSK调制解调技术的实现179

6.1 FSK信号的调制解调原理180

6.1.1 FSK信号的时域表示180

6.1.2 相关系数与频谱特性181

6.1.3 非相干解调原理183

6.1.4 相干解调原理184

6.1.5 解调方法的应用条件分析186

6.2 FSK调制解调的MATLAB仿真186

6.2.1 不同调制度的FSK信号仿真186

6.2.2 非相干解调FSK仿真188

6.2.3 相干解调FSK仿真193

6.3 FSK调制信号的FPGA实现196

6.3.1 FSK信号的产生方法196

6.3.2 FSK调制信号的Verilog HDL设计197

6.3.3 FPGA实现后的仿真测试198

6.4 FSK解调的FPGA实现199

6.4.1 解调模型及参数设计199

6.4.2 解调FSK信号的Verilog HDL设计200

6.4.3 FPGA实现后的仿真测试206

6.5 MSK信号产生原理208

6.5.1 MSK信号时域特征208

6.5.2 MSK信号频谱特性209

6.5.3 MSK信号的产生方法210

6.6 MSK调制信号的FPGA实现212

6.6.1 实例参数及模型设计212

6.6.2 MSK调制信号的Verilog HDL设计及仿真213

6.7 MSK解调原理214

6.7.1 延迟差分解调214

6.7.2 平方环相干解调216

6.8 MSK解调的MATLAB仿真217

6.8.1 仿真模型及参数说明217

6.8.2 平方环解调MSK的MATLAB仿真217

6.9 平方环的FPGA实现220

6.9.1 锁相环的工作原理220

6.9.2 平方环的工作原理223

6.9.3 平方环路性能参数设计224

6.9.4 平方环的Verilog HDL设计227

6.9.5 FPGA实现后的仿真测试231

6.10 MSK解调的FPGA实现232

6.10.1 MSK解调环路参数设计232

6.10.2 顶层模块的Verilog HDL设计234

6.10.3 脉冲成形及解调模块的Verilog HDL设计239

6.10.4 FPGA实现后的仿真测试242

6.11 小结243

参考文献244

第7章 PSK调制解调技术的实现245

7.1 DPSK信号的调制解调原理246

7.1.1 DPSK信号的调制原理246

7.1.2 Costas环解调DPSK信号247

7.1.3 DPSK调制解调的MATLAB仿真249

7.2 DPSK解调的FPGA实现252

7.2.1 环路性能参数设计252

7.2.2 Costas环的Verilog HDL设计254

7.2.3 FPGA实现后的仿真测试258

7.3 DQPSK信号的调制解调原理258

7.3.1 QPSK信号的调制原理258

7.3.2 双比特码元差分编解码原理260

7.3.3 DQPSK信号解调原理261

7.3.4 DQPSK调制解调的MATLAB仿真264

7.4 DQPSK调制信号的FPGA实现268

7.4.1 差分编／解码的Verilog HDL设计268

7.4.2 DQPSK调制信号的Verilog HDL设计271

7.5 DQPSK解调的FPGA实现277

7.5.1 极性Costas环的VerilogHDL设计277

7.5.2 FPGA实现后的仿真测试282

7.5.3 调整跟踪策略获取良好的跟踪性能283

7.5.4 完整的DQPSK解调系统设计285

7.5.5 DQPSK解调系统的仿真测试289

7.6 π／4QPSK调制解调原理289

7.6.1 π／4QPSK信号的调制原理289

7.6.2 匹配滤波器与成形滤波器291

7.6.3 π／4QPSK信号的差分解调原理297

7.6.4 π／4QPSK调制解调的MATLAB仿真297

7.7 π／4QPSK调制解调的FPGA实现301

7.7.1 基带编码的Verilog HDL设计301

7.7.2 差分解调的Verilog HDL设计305

7.7.3 FPGA实现后的仿真测试311

7.8 小结312

参考文献312

第8章 QAM调制解调技术的FPGA实现315

8.1 QAM信号的调制解调原理316

8.1.1 QAM调制解调系统组成316

8.1.2 差分编码与星座映射317

8.1.3 QAM调制解调的MATLAB仿真319

8.2 QAM编／解码的FPGA实现323

8.2.1 编码映射的Verilog HDL设计323

8.2.2 解码模块的Verilog HDL设计326

8.2.3 FPGA实现后的仿真测试328

8.3 QAM载波同步的FPGA实现328

8.3.1 QAM载波同步原理329

8.3.2 极性判决法载波同步的FPGA实现332

8.3.3 DD算法载波同步的FPGA实现336

8.4 插值算法位同步技术原理344

8.4.1 位同步技术分类及组成344

8.4.2 内插滤波器原理及结构346

8.4.3 Gardner误差检测算法348

8.4.4 环路滤波器与数控振荡器349

8.5 插值算法位同步技术的MATLAB仿真350

8.5.1 设计环路滤波器系数351

8.5.2 分析位定时算法MATLAB仿真程序351

8.5.3 完整的QAM位定时算法仿真356

8.6 插值算法位同步技术的FPGA实现358

8.6.1 顶层模块的Verilog HDL设计358

8.6.2 插值滤波模块的Verilog HDL设计361

8.6.3 误差检测及环路滤波器模块的Verilog HDL设计363

8.6.4 数控振荡器模块的Verilog HDL设计366

8.6.5 FPGA实现后的仿真测试367

8.7 小结371

参考文献372

第9章 扩频调制解调技术的FPGA实现375

9.1 扩频通信的基本原理376

9.1.1 扩频通信的概念376

9.1.2 扩频通信的种类377

9.1.3 直扩系统工作原理380

9.2 直扩调制信号MATLAB仿真381

9.2.1 伪码序列的产生原理381

9.2.2 MATLAB仿真直扩调制信号382

9.3 直扩信号调制的FPGA实现386

9.3.1 伪码模块的Verilog HDL设计386

9.3.2 扩频调制模块的Verilog HDL设计388

9.4 伪码同步的一般原理391

9.4.1 滑动相关捕获原理392

9.4.2 延迟锁相环跟踪原理393

9.5 伪码同步算法设计及仿真394

9.5.1 同步算法设计394

9.5.2 捕获及跟踪门限的MATLAB仿真396

9.6 伪码同步的FPGA实现398

9.6.1 顶层模块的Verilog HDL设计398

9.6.2 伪码产生模块的Verilog HDL设计401

9.6.3 相关积分模块的Verilog HDL设计404

9.6.4 伪码相位调整模块的Verilog HDL设计405

9.6.5 FPGA实现后的仿真测试407

9.7 直扩解调系统的FPGA实现409

9.7.1 Costas载波环的Verilog HDL设计409

9.7.2 FPGA实现后的仿真测试415

9.8 小结416

参考文献417