EDA技术及应用PDF|Epub|txt|kindle电子书版本网盘下载

EDA技术及应用PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章EDA技术概述1

1.1 EDA技术及其发展1

1.1.1 EDA技术含义1

1.1.2 EDA技术的发展历程1

1.1.3 EDA技术的基本特征4

1.2 EDA技术的实现目标与ASIC设计6

1.2.1 EDA技术的实现目标6

1.2.2 ASIC的特点与分类7

1.2.3 ASIC的设计方法7

1.2.4 IP核复用技术与SOC设计10

1.3硬件描述语言12

1.3.1 VHDL13

1.3.2 Verilog HDL14

1.3.3 ABEL-HDL14

1.3.4 VHDL和Verilog HDL的比较15

1.4常用EDA工具15

1.4.1设计输入编辑器15

1.4.2综合器16

1.4.3仿真器16

1.4.4适配器16

1.4.5编程下载17

1.5 EDA的工程设计流程17

1.5.1设计输入17

1.5.2综合18

1.5.3适配18

1.5.4时序仿真与功能仿真18

1.5.5编程下载18

1.5.6硬件测试19

1.6 MAX + plus Ⅱ集成开发环境19

1.6.1 MAX+plus Ⅱ简介19

1.6.2软件的安装20

1.6.3软件组成20

1.6.4设计流程21

1.7 Quartus Ⅱ集成开发环境22

1.7.1 Quartus Ⅱ简介22

1.7.2 Quartus Ⅱ 9.0软件的安装23

1.7.3 Quartus Ⅱ 9.0图形用户界面介绍26

1.8 EDA技术发展趋势32

思考题与习题34

第2章 可编程逻辑器件35

2.1可编程逻辑器件概述35

2.1.1 PLD发展历程35

2.1.2目前流行可编程器件的特点36

2.1.3可编程逻辑器件的基本结构和分类37

2.1.4 PLD相对于MCU的优势所在40

2.2 CPLD的结构与工作原理42

2.2.1 CPLD的基本结构42

2.2.2 Altera公司MAX7000系列CPLD简介42

2.3 FPGA的结构与工作原理47

2.3.1 FPGA的基本结构47

2.3.2 Cyclone Ⅲ系列器件的结构原理49

2.4可编程逻辑器件的测试技术55

2.4.1内部逻辑测试55

2.4.2 JTAG边界扫描55

2.4.3嵌入式逻辑分析仪59

2.5 CPLD/FPGA的编程与配置59

2.5.1 CPLD在系统编程60

2.5.2 FPGA配置方式61

2.5.3 FPGA专用配置器件62

2.5.4使用单片机配置FPGA63

2.5.5使用CPLD配置FPGA65

2.6 CPLD/FPGA开发应用选择65

思考题与习题66

第3章 原理图输入设计方法67

3.1原理图设计方法67

3.1.1内附逻辑函数67

3.1.2编辑规则68

3.1.3原理图编辑工具68

3.1.4原理图编辑流程69

3.1.5设计项目的处理72

3.1.6设计项目的校验76

3.1.7器件编程81

3.2.1位全加器设计83

3.2.1建立文件夹83

3.2.2输入设计项目和存盘84

3.2.3将设计项目设置成工程文件84

3.2.4选择目标器件并编译84

3.2.5时序仿真84

3.2.6引脚锁定86

3.2.7编程下载86

3.2.8设计顶层文件87

3.3数字电子钟设计87

3.3.1六十进制计数器设计87

3.3.2十二进制计数器设计91

3.3.3数字电子钟顶层电路设计91

3.4利用LPM兆功能块的电路设计93

3.4.1常用LPM兆功能块93

3.4.2基于LPM_ COUNTER的数据分频器设计94

3.4.3制作一个兆功能模块96

3.5波形输入设计97

3.5.1创建波形设计新文件并指定工程名称98

3.5.2创建输入、输出和隐埋节点98

3.5.3编辑隐埋状态机节点波形99

3.5.4编辑输入和输出节点波形100

3.5.5查看波形情况101

3.5.6保存文件并检查错误101

3.5.7创建默认的功能模块101

思考题与习题101

第4章VHDL设计初步103

4.1概述103

4.1.1常用硬件描述语言简介103

4.1.2 VHDL的特点104

4.1.3 VHDL程序设计约定105

4.2 VHDL语言的基本单元及其构成105

4.2.1 2选1多路选择器的V HDL描述105

4.2.2 V HDL程序的基本结构106

4.2.3实体107

4.2.4结构体109

4.3 VHDL文本输入设计方法初步111

4.3.1项目建立与V HDL源文件输入112

4.3.2将当前设计设定为工程112

4.3.3选择V HDL文本编译版本号和排错113

4.3.4时序仿真114

4.4 VHDL程序设计举例115

4.4.1 D触发器的VHDL描述115

4.4.2 1位二进制全加器的VHDL描述118

4.4.3 4位加法计数器的VHDL描述123

思考题与习题126

第5章VHDL设计进阶127

5 1 VHDL语言要素127

5.1.1 VHDL文字规则127

5.1.2 VHDL数据对象129

5.1.3 VHDL数据类型133

5.1.4 VHDL操作符144

5.2 VHDL顺序语句148

5.2.1赋值语句149

5.2.2转向控制语句151

5.2.3 WAIT语句158

5.2.4子程序调用语句159

5.2.5返回语句160

5.2.6 NULL语句161

5.2.7其他语句162

5.3 VHDL并行语句166

5.3.1进程语句166

5.3.2并行信号赋值语句168

5.3.3块语句171

5.3.4并行过程调用语句172

5.3.5元件例化语句173

5.3.6生成语句175

5.4子程序179

5.4.1函数179

5.4.2重载函数181

5.4.3过程182

5.4.4重载过程184

5.5库、程序包及其配置185

5.5.1库185

5.5.2程序包187

5.5.3配置189

5.6 VHDL描述风格191

5.6.1行为描述192

5.6.2数据流描述193

5.6.3结构描述193

5.7常用单元的设计举例194

5.7.1组合逻辑电路设计194

5.7.2时序逻辑电路设计202

5.8 VHDL与原理图混合设计方式208

5.8.1 4位二进制计数器的V HDL设计208

5.8.2七段显示译码器的V HDL设计209

5.8.3顶层文件原理图设计210

5.8.4查看工程的层次结构210

思考题与习题212

第6章 有限状态机设计214

61概述214

6.1.1关于状态机214

6.1.2状态机的特点214

6.1.3状态机的基本结构和功能215

6.2一般有限状态机的设计216

6.2.1一般有限状态机的组成216

6.2.2设计实例217

6.3 Moore型状态机的设计218

6.3.1多进程Moore型有限状态机219

6.3.2用时钟同步输出的Moore型有限状态机222

6.4 Mealy型有限状态机的设计224

6.4.1多进程Mealy型有限状态机225

6.4.2用时钟同步输出信号的Mealy型状态机227

6.5状态编码229

6.5.1状态位直接输出型编码229

6.5.2顺序编码231

6.5.3一位热码编码232

6.6状态机剩余状态处理232

思考题与习题233

第7章Quartus Ⅱ工具应用初步235

7.1 Quartus Ⅱ一般设计流程235

7.2 Quartus Ⅱ设计实例235

7.2.1实例设计说明236

7.2.2模块的层次划分236

7.2.3创建工程237

7.2.4建立设计输入文件239

7.2.5分析综合246

7.2.6布局布线250

7.2.7建立约束重编译252

7.2.8仿真260

7.2.9编程及配置264

7.2.10 SignalTap Ⅱ逻辑分析仪实时测试266

第8章 数字电子系统设计实践270

8.1移位相加8位硬件乘法器设计270

8.1.1硬件乘法器的功能270

8.1.2硬件乘法器的设计思路270

8.1.3硬件乘法器的设计270

8.1.4硬件乘法器的波形仿真273

8.2十字路口交通管理器设计273

8.2.1交通管理器的功能273

8.2.2交通管理器的设计思路274

8.2.3交通管理器的设计274

8.2.4交通管理器的波形仿真278

8.3可编程定时/计数器设计278

8.3.1可编程定时/计数器的功能278

8.3.2可编程定时/计数器的设计思路278

8.3.3可编程定时/计数器的设计279

8.3.4可编程定时/计数器的波形仿真283

8.4智能函数发生器设计284

8.4.1智能函数发生器的功能284

8.4.2智能函数发生器的设计思路284

8.4.3智能函数发生器各模块设计284

8.4.4智能函数发生器的波形仿真289

8.5数据采集系统设计291

8.5.1数据采集系统的功能291

8.5.2数据采集系统的设计思路291

8.5.3数据采集系统各模块设计293

8.5.4数据采集系统的波形仿真295

8.6乒乓游戏机设计297

8.6.1乒乓游戏机的功能297

8.6.2乒乓游戏机的设计思路298

8.6.3乒乓游戏机各模块设计298

8.6.4乒乓游戏机的波形仿真302

8.7数字频率计设计304

8.7.1数字频率计的功能304

8.7.2数字频率计的设计思路304

8.7.3数字频率计各模块的设计和实现306

8.7.4数字频率计的综合设计308

8.7.5数字频率计的波形仿真312

8.8.3层电梯控制器设计315

8.8.1 3层电梯控制器的功能315

8.8.2 3层电梯控制器的设计思路316

8.8.3 3层电梯控制器的综合设计316

8.8.4 3层电梯控制器的波形仿真321

8.9计算器设计323

8.9.1计算器的功能323

8.9.2计算器的设计思路324

8.9.3计算器各模块的设计和实现325

8.9.4计算器的综合设计331

8.9.5计算器的波形仿真337

8.10健身游戏机设计340

8.10.1健身游戏机的功能340

8.10.2健身游戏机的设计思路341

8.10.3健身游戏机的综合设计341

8.10.4健身游戏机的波形仿真351

8.11 CRC校验设计352

8.11.1 CRC校验编码原理352

8.11.2 CRC校验设计实例353

8.12线性时不变FIR滤波器设计355

8.12.1线性时不变滤波器原理355

8.12.2线性时不变滤波器设计流程356

8.12.3线性时不变滤波器设计实例358

参考文献361