3D集成电路设计 EDA、设计和微体系结构PDF|Epub|txt|kindle电子书版本网盘下载

3D集成电路设计 EDA、设计和微体系结构PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 介绍1

参考文献11

第2章 3D集成电路工艺考量12

2.1 介绍12

2.2 背景：3D集成技术的初期需求13

2.3 影响3D设计艺术状态的工艺因素14

2.3.1 各层的堆叠方向：正面对背面与正面对正面14

2.3.2 层间对准：层间互连误差15

2.3.3 键合界面设计17

2.3.4 硅通孔维度：设计点选择19

2.3.5 通孔工艺集成和通孔类型的重新分类21

2.4 总结23

参考文献24

第3章 三维（3D）芯片的热和电源传输挑战26

3.1 介绍26

3.2 三维集成电路中的热问题27

3.2.1 热PDE27

3.2.2 稳态热分析算法28

3.2.3 有限元法（FEM）30

3.2.4 三维电路热优化33

3.3 三维芯片中的电源传输34

3.3.1 电源传输基础34

3.3.2 三维芯片电源传输：模型和挑战35

3.3.3 控制PSN噪声的设计技术39

3.3.4 控制PSN噪声的CAD技术43

3.4 结论46

参考文献46

第4章 热敏感3D布局规划50

4.1 介绍50

4.2 问题说明51

4.2.1 含二维块的三维布局规划51

4.2.2 含三维块的三维布局规划52

4.3 含二维块的三维布局规划表示法53

4.3.1 二维表示法的基本表示53

4.3.2 不同表示法的分析57

4.4 含三维块的三维布局规划表示法61

4.4.1 三维切片树61

4.4.2 三维CBL61

4.4.3 三元序列63

4.4.4 多种表示法的分析65

4.5 优化技术66

4.5.1 模拟退火66

4.5.2 基于SA的含二维块的三维布局规划66

4.5.3 基于SA的含三维块的三维布局规划68

4.5.4 解析方法70

4.6 多种三维布局规划技术的影响72

4.6.1 含二维块的三维布局规划影响72

4.6.2 含三维块的三维布局规划的影响74

4.7 总结和结论76

附录 折叠3D元件设计77

参考文献80

第5章 热敏感三维（3D）布局83

5.1 介绍83

5.1.1 问题建模83

5.1.2 现有三维布局技术总览85

5.2 基于分块的技术86

5.3 二次均匀建模技术88

5.3.1 线网长度目标函数89

5.3.2 单元排布成本函数90

5.3.3 热分布成本函数91

5.4 多层布局技术92

5.4.1 三维布局流程92

5.4.2 解析布局引擎92

5.4.3 多层架构96

5.5 基于变换的技术97

5.5.1 本地堆叠转换方法98

5.5.2 折叠转换方法98

5.5.3 基于窗口的堆叠/折叠转换方法99

5.6 合法化和详细布局技术100

5.6.1 粗合法化100

5.6.2 详细合法化101

5.6.3 通过RCN图的层指定103

5.7 三维布局流程104

5.8 多种三维布局技术的影响104

5.8.1 线网长度和TSV数目的折中105

5.8.2 热优化的影响110

5.9 三维布局对线网长度和中继器使用的影响111

5.9.1 二维/三维布局器和中继器估计112

5.9.2 实验设置和结果112

5.10 总结和结论114

参考文献115

第6章 三维（3D）集成电路中的热通孔插入和热敏感布线118

6.1 介绍118

6.2 热通孔118

6.3 把热通孔插入到布局后的设计120

6.4 布线算法123

6.4.1 多层方式124

6.4.2 使用线性编程的两段方法126

6.5 结论129

参考文献129

第7章 三维（3D）微处理器设计131

7.1 介绍131

7.2 堆叠完整模块132

7.2.1 三维堆叠式缓存132

7.2.2 可选功能135

7.2.3 系统级集成139

7.3 堆叠功能单元模块139

7.3.1 移除互连线139

7.3.2 对硅通孔的要求141

7.3.3 设计局限问题142

7.4 拆分功能单元模块143

7.4.1 三维缓存结构的折中143

7.4.2 运算单元的三维分拆148

7.4.3 三维加法器148

7.4.4 接口单元150

7.5 结论151

参考文献153

第8章 三维（3D）片上网络架构155

8.1 介绍155

8.2 片上网络的简要介绍156

8.2.1 NoC拓扑156

8.2.2 NoC路由设计158

8.2.3 NoC设计的更多信息158

8.3 三维NoC架构159

8.3.1 对称的NoC路由设计159

8.3.2 三维（3D）NoC总线混合路由设计161

8.3.3 真三维（3D）路由设计162

8.3.4 按维度分解NoC路由设计164

8.3.5 多层三维NoC路由设计164

8.3.6 三维NoC拓扑设计165

8.3.7 三维工艺对NoC设计的影响166

8.4 使用三维NoC架构的多处理器芯片设计166

8.4.1 三维二级缓存在CMP架构上的堆叠167

8.4.2 dTDMA总线作为通信支柱168

8.4.3 三维（3D）NoC总线混合路由架构169

8.4.4 处理器和二级缓存组织170

8.4.5 缓存管理策略170

8.4.6 方法学172

8.4.7 结果173

8.5 结论176

参考文献176

第9章 PicoServer：使用三维（3D）堆叠技术建立能源效率服务器179

9.1 介绍179

9.2 背景182

9.2.1 服务器平台182

9.2.2 三维堆叠技术184

9.2.3 DRAM技术186

9.3 方法186

9.3.1 仿真研究186

9.3.2 估算功率及面积189

9.4 PicoSever架构191

9.4.1 核心架构和多线程的影响192

9.4.2 宽共享总线架构193

9.4.3 片上DRAM架构194

9.4.4 一个CMP架构的多NIC需求198

9.4.5 在三维堆叠中的热考虑198

9.4.6 将闪存集成到PicoServer的影响200

9.5 结果205

9.5.1 整体表现205

9.5.2 总体功率208

9.5.3 能源效率的帕累托（Pareto）图209

9.6 结论212

参考文献212

第10章 系统级三维（3D）集成电路成本分析与设计探索216

10.1 介绍216

10.2 三维集成电路的早期设计评估217

10.2.1 “兰特规则”的初探217

10.2.2 芯片面积和金属层估计218

10.2.3 TS V技术的影响219

10.3 三维（3D）成本模型220

10.4 系统级三维IC设计探索223

10.4.1 评估TSV对芯片面积的影响223

10.4.2 三维（3D） IC中减少金属层的潜力223

10.4.3 键合工艺：D2 W或W2 W224

10.4.4 成本与三维层数225

10.4.5 异构堆叠226

10.5 成本驱动型的三维设计流程227

10.5.1 案例分析：两层OpenSPARC T1三维处理器229

10.6 交互对称设计的三维掩膜版的重复使用230

10.7 结论231

参考文献231