基于Cadence的信号和电源完整性设计与分析PDF|Epub|txt|kindle电子书版本网盘下载

基于Cadence的信号和电源完整性设计与分析PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 信号完整性1

1.1 信号完整性的要求以及问题的产生1

1.1.1 信号完整性的要求1

1.1.2 信号完整性问题产生的原因1

1.2 信号完整性问题的分类2

1.2.1 反射2

1.2.2 串扰2

1.2.3 轨道塌陷3

1.2.4 电磁干扰3

1.3 传输线基础理论3

1.3.1 传输线3

1.3.2 特性阻抗的计算4

1.3.3 传输线的分类5

1.3.4 传输线效应5

1.3.5 避免传输线效应的方法6

1.4 端接电阻匹配方式8

1.4.1 并联终端匹配8

1.4.2 串联终端匹配9

1.4.3 戴维南终端匹配10

1.4.4 AC终端匹配10

1.4.5 肖特基二极管终端匹配11

1.4.6 多负载的端接11

1.5 仿真模型12

1.5.1 IBIS模型12

1.5.2 验证IBIS模型14

1.6 S参数27

1.6.1 集总电路和分布电路27

1.6.2 S参数的作用、由来和含义27

1.6.3 S参数在电路仿真中的应用28

1.6.4 S参数的优缺点29

1.7 电磁场求解方法29

1.7.1 2D求解器30

1.7.2 2.5 D求解器30

1.7.3 3D求解器31

1.8 信号完整性仿真分析32

1.8.1 反射理论及其仿真分析32

1.8.2 串扰理论及其仿真分析43

1.8.3 时序分析49

1.9 本章小结55

第2章 电源完整性56

2.1 电源完整性的重要性56

2.2 技术趋势57

2.3 电源分布系统（PDS）58

2.3.1 PDS设计的关键58

2.3.2 目标阻抗58

2.3.3 电压调节模块（VRM）60

2.3.4 去耦电容器61

2.3.5 电源平面64

2.4 电源系统的噪声来源65

2.4.1 开关噪声66

2.4.2 共模噪声66

2.4.3 电源噪声66

2.5 Cadence PI设计方法与步骤67

2.6 单节点仿真68

2.6.1 设计目标68

2.6.2 创建新PCB文件68

2.6.3 启动电源完整性设置向导70

2.6.4 导入PCB参数71

2.6.5 设置仿真参数78

2.6.6 摆放电压调节模块82

2.6.7 选择电容器满足目标阻抗87

2.7 多节点仿真99

2.7.1 学习目标99

2.7.2 打开PCB文件100

2.7.3 初始多节点分析101

2.7.4 去耦电容器布局110

2.7.5 多节点仿真和分析121

2.8 直流分析（DC Analyze）137

2.9 交流分析（AC Analysis）147

2.10 谐振分析158

2.10.1 串联谐振158

2.10.2 并联谐振159

2.11 PDS阻抗分析161

2.12 本章小结162

第3章 高速时钟系统设计163

3.1 共同时钟系统163

3.1.1 共同时钟数据建立时序分析163

3.1.2 共同时钟数据保持时序分析165

3.2 源同步时钟系统166

3.2.1 源同步时钟数据建立时序分析167

3.2.2 源同步时钟数据保持时序分析167

3.3 DDR3时序分析169

3.3.1 DDR3时序指标169

3.3.2 Cadence分析173

3.3.3 Speed 2000分析185

3.3.4 两种仿真流程的分析比较196

3.3.5 实际测试198

3.4 本章小结200

第4章 DDR3并行总线仿真201

4.1 高速DDRX总线概述201

4.1.1 DDR发展201

4.1.2 Bank和Rank203

4.1.3 接口电平204

4.1.4 ODT204

4.1.5 Slew Rate Derating205

4.1.6 Write Leveling207

4.1.7 DDR3的新功能207

4.2 开发板简介208

4.3 板载DDR3的特点210

4.4 Cadence仿真210

4.4.1 仿真前的准备工作210

4.4.2 数据总线的仿真分析213

4.4.3 数据选通信号的仿真分析218

4.4.4 地址总线的仿真分析220

4.4.5 小结222

4.5 布线后仿真222

4.5.1 DDR3参数提取222

4.5.2 DDR3信号完整性仿真245

4.5.3 DDR3电源完整性仿真274

4.5.4 小结288

4.6 DDR3 SSN分析289

4.6.1 使能DDR Simulation289

4.6.2 设置Mesh290

4.6.3 设置Bus Groups290

4.6.4 设置Controller Model295

4.6.5 设置Memory Model301

4.6.6 设置Write仿真选项306

4.6.7 设置Read仿真选项310

4.6.8 生成报告310

4.6.9 小结311

4.7 DDR3并行总线的布线规范总结311

4.8 本章小结312

第5章 PCIE串行总线仿真313

5.1 常见高速串行总线标准一览313

5.2 串行总线结构的基本要素321

5.3 PCIE仿真322

5.3.1 板载PCIE简介322

5.3.2 PCIE参数提取325

5.3.3 PCIE信号完整性仿真356

5.3.4 PCIE电源完整性仿真389

5.4 PCIE的仿真、实测对比412

5.5 本章总结413

第6章 SFP＋串行总线仿真414

6.1 SFP＋简介414

6.2 差分通道建模415

6.2.1 提取SFP＋无源通道415

6.2.2 生成3D仿真端口420

6.2.3 差分对的3DFEM仿真422

6.3 通道仿真427

6.4 SFP＋规范仿真432

6.5 仿真与实测对比438

6.6 电源完整性仿真439

6.6.1 SFP＋电源介绍439

6.6.2 直流压降分析440

6.6.3 平面谐振分析453

6.7 本章小结459

第7章 PCB的板级电热耦合分析460

7.1 电热耦合概述460

7.1.1 电热耦合研究背景与意义460

7.1.2 电热耦合研究现状462

7.2 热路基础理论463

7.2.1 传热学基本原理463

7.2.2 热路的热阻、热容提取466

7.2.3 热路与电路的等效467

7.2.4 边界条件的热路建模468

7.3 电热耦合方法469

7.3.1 电与热的关系469

7.3.2 电热分布方程求解471

7.4 电热耦合分析473

7.4.1 电热耦合分析流程473

7.4.2 实验分析设计474

7.4.3 实验步骤480

7.5 实验结果分析500

7.5.1 热路对电路的影响500

7.5.2 电路对热路的影响507

7.6 本章小结509

参考文献510