VLSI设计PDF|Epub|txt|kindle电子书版本网盘下载

VLSI设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 VLSI概述1

1.1 发展概貌1

1.2 主要设计方法——自顶向下方法1

目录1

1.3 VLSI设计流程中的重点问题2

1.3.1 高层综合2

1.3.2 逻辑综合3

1.3.3 物理综合3

1.4 工具的支持4

思考题5

2.1.1 模块6

2.1.2 数据流描述方式6

第2章 硬件描述语言Verilog6

2.1 Verilog语言的一般结构6

2.1.3 行为描述方式7

2.1.4 结构化描述方式8

2.1.5 混合描述方式8

2.2 Verilog语言要素9

2.2.1 标识符、注释和语言书写的格式9

2.2.2 系统任务和函数9

2.2.3 编译指令9

2.2.4 值集合10

2.2.5 数据类型11

2.2.6 位选择和部分选择13

2.2.7 参数14

2.3 表达式与操作符14

2.3.1 算术操作符14

2.3.2 关系操作符15

2.3.3 相等关系操作符15

2.3.4 逻辑操作符15

2.3.5 按位操作符15

2.3.6 归约操作符15

2.3.9 连接操作符16

2.3.10 复制操作符16

2.3.8 条件操作符16

2.3.7 移位操作符16

2.4 结构描述方式17

2.4.1 常用的内置基本门17

2.4.2 门时延问题17

2.4.3 门实例数组18

2.4.4 模块和端口18

2.4.5 模块实例语句19

2.4.6 模块使用举例20

2.5 数据流描述方式20

2.5.1 连续赋值语句20

2.5.3 连线说明赋值21

2.5.2 举例21

2.5.4 时延22

2.5.5 连线时延22

2.5.6 举例23

2.6 行为描述方式24

2.6.1 过程结构24

2.6.2 时序控制25

2.6.3 语句块27

2.6.4 过程性赋值28

2.6.5 if语句30

2.6.6 case语句30

2.6.7 循环语句31

2.7 设计共享32

2.7.1 任务32

2.7.2 函数33

2.7.3 系统任务和系统函数34

2.8 HDL仿真软件简介36

思考题43

第3章 硬件描述语言VHDL45

3.1 VHDL语言的基本结构45

3.2 VHDL的设计实体45

3.2.1 实体说明45

3.2.2 结构体46

3.3 VHDL中的对象和数据类型48

3.3.1 数的类型和它的字面值49

3.3.2 数据类型49

3.3.3 对象的说明50

3.3.4 VHDL中数的运算51

3.4 行为描述52

3.4.1 对象的赋值52

3.4.2 并发进程52

3.4.3 并行信号赋值语句52

3.4.4 进程语句54

3.4.5 顺序赋值语句55

3.4.6 顺序控制56

3.4.7 断言语句58

3.4.8 子程序60

3.5 结构描述61

3.5.1 元件和例元61

3.5.2 规则结构62

3.5.3 参数化设计63

3.5.4 结构与行为混合描述64

3.6 设计共享65

3.6.1 程序包65

3.6.2 库66

3.6.3 元件配置67

思考题70

4.2 GA概述71

4.1 引言71

第4章 可编程逻辑器件71

4.3 PLD概述72

4.3.1 PLD的基本结构72

4.3.2 PLD的分类72

4.3.3 PROM阵列结构73

4.3.4 PLA阵列结构73

4.3.5 PAL（GAL）阵列结构74

4.3.6 FPGA（FieldProgrammableGateArray）75

4.3.7 PLD的开发79

4.4 FPGA的开发实例80

4.4.2 建立新设计项目81

4.4.1 QuartusⅡ的启动81

4.4.3 建立新的Verilog HDL文件83

4.4.4 建立新的原理图文件84

4.4.5 设置时间约束条件85

4.4.6 引脚绑定86

4.4.7 编译88

4.4.8 仿真89

4.4.9 器件编程91

思考题92

5.1 引言94

5.2 组合逻辑综合介绍94

第5章 逻辑综合94

5.3 二元决定图（Binary-Decision Diagrams）96

5.3.1 ROBDD的原理97

5.3.2 ROBDD的应用98

5.4 Verilog HDL与逻辑综合99

5.4.1 assign结构100

5.4.2 if.else表达式结构101

5.4.3 case表达式结构101

5.4.4 for循环结构101

5.4.5 always表达式101

5.5.1 RTL描述102

5.5.2 翻译102

5.5 逻辑综合的流程102

5.4.6 function表达式结构102

5.5.3 逻辑优化103

5.5.4 工艺映射和优化103

5.5.5 工艺库103

5.5.6 设计约束条件103

5.5.7 最优化的门级描述103

5.6 门级网表的验证106

5.6.1 功能验证106

5.6.2 时序验证107

5.7 逻辑综合对电路设计的影响107

5.7.1 Verilog编程风格107

5.7.2 设计分割109

5.8 时序电路综合举例111

5.7.3 设计约束条件的设定111

5.9 Synopsys逻辑综合工具简介116

5.9.1 实例电路——m序列产生器117

5.9.2 利用Synopsys的DesignCompiler进行综合的基本过程118

思考题122

第6章 自动布局、布线123

6.1 自动布局、布线的一般方法和流程123

6.1.1 数据准备和输入123

6.1.2 布局规划、预布线、布局124

6.1.3 时钟树综合125

6.1.7 其他考虑127

6.2 自动布局、布线软件介绍127

6.1.4 布线127

6.1.6 输出结果127

6.1.5 设计规则检查和一致性检查127

6.2.1 Apollo一般情况介绍128

6.2.2 Apollo库的文件结构128

6.2.3 逻辑单元库——TSMC0.25μm CMOS库129

6.3 自动布局、布线的处理实例129

6.3.1 电路实例129

6.3.2 数据准备和导入137

6.3.3 数据导入步骤137

6.3.4 布图139

6.3.5 预布线142

6.3.6 单元布局145

6.3.7 布线146

6.3.8 数据输出149

6.3.9 自动布局、布线的优化150

思考题152

第7章 SoC技术简介153

7.1 SoC的基本概念153

7.1.1 SoC的特征和条件153

7.1.2 SoC的设计方法学问题153

7.2.1 一般方法157

7.2 基于平台的SoC设计方法157

7.2.2 设计分工159

7.3 ARM PrimeXsys平台SoC设计方法161

7.3.1 简介161

7.3.2 标准的SoC平台162

7.3.3 支持工具和验证方法164

7.3.4 操作系统端口168

7.3.5 ARM的扩展IP169

7.3.6 第三方伙伴计划169

7.4 待解决的几个研究方向170

思考题170

主要参考文献171