图书介绍
基于Quartus 2的FPGA/CPLD数字系统设计与应用PDF|Epub|txt|kindle电子书版本网盘下载
- 黄平，王伟，周广涛编著 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121226557
- 出版时间：2014
- 标注页数：325页
- 文件大小：136MB
- 文件页数：336页
- 主题词：可编程序逻辑器件－系统设计
PDF下载
下载说明
基于Quartus 2的FPGA/CPLD数字系统设计与应用PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 FPGA/CPLD简介1
1.1 可编程逻辑器件概述1
1.2 FPGA/CPLD基本结构3
1.2.1 FPGA的基本结构3
1.2.2 CPLD的基本结构6
1.2.3 FPGA与CPLD的比较8
1.3 FPGA/CPLD的设计流程9
1.4 FPGA/CPLD常用开发工具13
思考与练习17
第2章 Quartus Ⅱ开发指南18
2.1 Quartus Ⅱ软件综述18
2.2 Quartus Ⅱ设计流程22
2.2.1 设计输入与约束22
2.2.2 分析和综合27
2.2.3 布局布线31
2.2.4 时序仿真34
2.2.5 编程与配置37
2.3 Quartus Ⅱ使用方法41
2.3.1 文本编辑42
2.3.2 原理图和图表模块编辑54
2.3.3 混合编辑（自底向上）63
2.3.4 混合编辑（自顶向下）67
思考与练习73
第3章 硬件描述语言Verilog HDL设计基础74
3.1 了解Verilog HDL74
3.2 Verilog HDL的模块75
3.2.1 端口定义76
3.2.2 模块的描述方式76
3.3 Verilog HDL的数据类型和运算符81
3.3.1 数据类型82
3.3.2 运算符86
3.3.3 运算符的优先级92
3.4 Verilog HDL语言的赋值语句和块语句93
3.4.1 理解阻塞与非阻塞93
3.4.2 块语句95
3.5 Verilog HDL语言的条件语句97
3.5.1 if语句97
3.5.2 case语句100
3.6 Verilog HDL循环语句与结构说明语句103
3.6.1 循环语句103
3.6.2 结构说明语句106
3.7 Testbench109
思考与练习111
第4章 门电路设计范例112
4.1 基本逻辑门电路112
4.1.1 与门电路112
4.1.2 或门电路114
4.1.3 非门电路116
4.2 组合逻辑门电路118
4.2.1 与非门电路118
4.2.2 或非门电路120
4.2.3 与或非门电路123
4.2.4 异或门电路124
4.2.5 同或门电路126
4.3 三态门和总线缓冲器128
4.3.1 三态门129
4.3.2 单向总线缓冲器130
4.3.3 双向总线缓冲器130
思考与练习133
第5章 组合逻辑电路设计范例134
5.1 编码器134
5.1.1 8-3 线编码器134
5.1.2 8-3 线优先编码器135
5.2 译码器139
5.2.1 3-8 线译码器139
5.2.2 BCD-七段显示译码器142
5.3 数据选择器144
5.3.1 4选1数据选择器144
5.3.2 8选1数据选择器146
5.3.3 2选1数据选择器148
5.4 数据分配器150
5.5 数值比较器151
5.6 加法器153
5.6.1 半加器153
5.6.2 全加器155
5.6.3 4位全加器158
5.6.4 16位全加器159
5.7 减法器161
5.7.1 半减器161
5.7.2 全减器163
5.7.3 4位全减器164
5.8 乘法器165
5.9 七人投票表决器167
思考与练习169
第6章 时序逻辑电路设计范例170
6.1 触发器170
6.1.1 RS触发器170
6.1.2 JK触发器172
6.1.3 D触发器174
6.1.4 T触发器175
6.2 锁存器和寄存器177
6.2.1 锁存器177
6.2.2 寄存器179
6.3 移位寄存器181
6.3.1 右移移位寄存器181
6.3.2 左移移位寄存器182
6.3.3 双向移位寄存器183
6.3.4 串入/串出移位寄存器185
6.3.5 串入/并出移位寄存器187
6.3.6 并入/串出移位寄存器188
6.4 计数器190
6.4.1 同步计数器190
6.4.2 异步计数器192
6.4.3 减法计数器193
6.4.4 可逆计数器194
6.4.5 可变模计数器197
6.5 分频器198
6.5.1 偶数分频器198
6.5.2 奇数分频器202
6.5.3 半整数分频器206
6.6 顺序脉冲发生器208
6.7 序列信号发生器210
思考与练习211
第7章 数字系统设计范例212
7.1 存储器212
7.1.1 只读存储器（ROM）212
7.1.2 随机存储器（RAM）214
7.1.3 堆栈215
7.1.4 FIFO存储器217
7.2 编码器和译码器220
7.2.1 奇偶校验位产生器220
7.2.2 格雷编码器设计221
7.2.3 曼彻斯特编译码器设计223
7.3 控制类229
7.3.1 电子手表IC设计229
7.3.2 交通控制器239
7.3.3 电梯控制器246
7.4 其他实例256
7.4.1 4＊4矩阵键盘扫描电路设计256
7.4.2 8位数码扫描显示电路设计259
7.4.3 乒乓球游戏机261
7.4.4 跑马灯设计267
7.4.5 数字频率计271
思考与练习274
第8章 可参数化宏模块及IP核的使用275
8.1 ROM、RAM、FIFO的使用275
8.1.1 ROM的使用275
8.1.2 RAM的使用281
8.1.3 FIFO的使用282
8.2 乘法器、锁相环的使用284
8.2.1 乘法器的使用284
8.2.2 锁相环的使用285
8.3 正弦信号发生器287
8.4 NOC IP核的使用288
思考与练习291
第9章 SOPC综合实践292
9.1 GPS系统概述292
9.2 GPS导航应用实例293
9.2.1 硬件电路设计294
9.2.2 NIOS Ⅱ处理器的构建296
9.2.3 应用程序设计302
9.2.4 系统总体测试309
9.3 实例总结310
思考与练习310
第10章 基于FPGA的信号捕获实现311
10.1 GPS卫星信号的捕获原理311
10.2 GPS卫星信号的并行捕获312
10.3 并行捕获的FPGA实现313
10.3.1 模块的划分314
10.3.2 载波NCO产生模块314
10.3.3 本地C/A码产生装置316
10.3.4 复数乘法器模块318
10.3.5 FFT发生装置318
10.3.6 实验分析323
10.4 实例总结324
思考与练习324
参考文献325