EDA技术与VHDLPDF|Epub|txt|kindle电子书版本网盘下载

EDA技术与VHDLPDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 概述1

1.1 电子设计自动化技术及其发展1

1.2 电子设计自动化应用对象2

1.3 VHDL4

1.4 EDA的优势5

1.5 面向FPGA的开发流程6

1.5.1 设计输入6

1.5.2 综合7

1.5.3 布线布局（适配）8

1.5.4 仿真8

1.5.5 下载和硬件测试9

1.6 QuartusⅡ概述9

1.7 IP核10

1.8 EDA技术的发展趋势12

第2章 PLD硬件特性与编程技术14

2.1 PLD概述14

2.1.1 PLD的发展历程14

2.1.2 PLD的分类15

2.2 低密度PLD可编程原理16

2.2.1 电路符号表示17

2.2.2 PROM18

2.2.3 PLA19

2.2.4 PAL20

2.2.5 GAL22

2.3 CPLD的结构与可编程原理22

2.4 FPGA的结构与工作原理26

2.4.1 查找表逻辑结构26

2.4.2 Cyclone系列器件的结构与原理27

2.5 硬件测试技术32

2.5.1 内部逻辑测试32

2.5.2 JTAG边界扫描测试32

2.6 FPGA/CPLD产品概述33

2.6.1 Lattice公司CPLD器件系列33

2.6.2 Xilinx公司的FPGA和CPLD器件系列34

2.6.3 Altera公司的FPGA和CPLD器件系列35

2.6.4 Actel公司的FPGA器件37

2.6.5 Altera公司的FPGA配置方式与配置器件37

2.7 编程与配置38

2.7.1 JTAG方式的在系统编程39

2.7.2 使用PC并行口配置FPGA39

2.7.3 FPGA配置器件40

第3章 VHDL基础42

3.1 VHDL基本语法42

3.1.1 组合电路描述42

3.1.2 VHDL结构44

3.2 时序电路描述48

3.2.1 D触发器48

3.2.2 时序描述VHDL规则49

3.2.3 时序电路的不同表述方法53

3.3 全加器的VHDL描述55

3.3.1 半加器描述55

3.3.2 CASE语句57

3.3.3 例化语句59

3.4 计数器设计60

3.5 一般计数器的VHDL设计方法63

3.5.1 相关语法64

3.5.2 程序功能分析65

3.5.3 移位寄存器设计66

3.6 数据对象67

3.6.1 常数68

3.6.2 变量68

3.6.3 信号69

3.6.4 进程中的信号赋值与变量赋值70

3.7 IF语句概述77

3.8 进程语句归纳80

3.8.1 进程语句格式80

3.8.2 进程结构组成81

3.8.3 进程要点81

3.9 并行赋值语句概述84

3.10 双向和三态电路信号赋值85

3.10.1 三态门设计85

3.10.2 双向端口设计86

3.10.3 三态总线电路设计88

3.11 仿真延时90

3.11.1 固有延时90

3.11.2 传输延时91

3.11.3 仿真δ92

习题92

第4章 QuartusⅡ使用方法95

4.1 QuartusⅡ设计流程95

4.2 嵌入式逻辑分析仪107

4.3 编辑SignalTapⅡ的触发信号111

4.4 LPM_ROM宏模块应用112

4.4.1 工作原理112

4.4.2 定制初始化数据文件113

4.4.3 定制LPM_ROM元件115

4.4.4 完成顶层设计119

4.5 In-System Memory Content Editor应用121

4.6 LPM_RAM/FIFO的定制与应用122

4.6.1 LPM_RAM定制122

4.6.2 FIFO定制123

4.7 LPM嵌入式锁相环调用124

4.8 IP核NCO使用方法127

4.9 原理图设计方法132

4.10 流水线乘法器的混合输入设计134

习题137

实验与设计138

实验4-1 组合电路的设计138

实验4-2 时序电路的设计139

实验4-3 含异步清0和同步时钟使能的加法计数器的设计139

实验4-4 用原理图输入法设计8位全加器139

实验4-5 正弦信号发生器设计140

实验4-6 七段数码显示译码器设计141

实验4-7 数控分频器的设计143

实验4-8 8位十六进制频率计设计144

第5章 VHDL状态机146

5.1 状态机设计相关语句146

5.1.1 类型定义语句146

5.1.2 状态机的优势148

5.1.3 状态机结构149

5.2 Moore状态机152

5.2.1 多进程状态机152

5.2.2 单进程Moore状态机157

5.3 Mealy状态机159

5.4 状态编码162

5.4.1 直接输出型编码162

5.4.2 顺序编码164

5.4.3 一位热码编码165

5.5 非法状态处理166

习题168

实验与设计170

实验5-1 序列检测器设计170

实验5-2 ADC0809采样控制电路实现170

实验5-3 数据采集电路和简易存储示波器设计171

实验5-4 比较器和D/A器件实现A/D转换功能的电路设计173

第6章 16位CISC CPU设计176

6.1 顶层系统设计176

6.1.1 16位CPU的组成结构176

6.1.2 指令系统设计177

6.1.3 顶层结构的VHDL设计180

6.1.4 软件设计实例183

6.2 CPU基本部件设计185

6.2.1 运算器ALU185

6.2.2 比较器COMP187

6.2.3 控制器CONTROL189

6.2.4 寄存器与寄存器阵列192

6.2.5 移位寄存器SHIFT195

6.2.6 三态寄存器TRIREG196

6.3 CPU的时序仿真与实现197

6.3.1 编辑仿真波形文件197

6.3.2 16位CPU的调试运行201

6.3.3 应用嵌入式逻辑分析仪调试CPU201

6.3.4 对配置器件编程203

6.4 应用程序设计实例203

6.4.1 乘法算法及其实现203

6.4.2 除法算法及其实现204

习题205

实验与设计206

实验6-1 16位计算机基本部件实验206

实验6-2 16位CPU设计综合实验206

第7章 VHDL语句213

7.1 顺序语句213

7.1.1 赋值语句213

7.1.2 IF语句213

7.1.3 CASE语句214

7.1.4 LOOP语句216

7.1.5 NEXT语句217

7.1.6 EXIT语句218

7.1.7 WAIT语句219

7.1.8 RETURN语句222

7.1.9 空操作语句223

7.2 并行语句223

7.2.1 并行信号赋值语句224

7.2.2 实体说明语句227

7.2.3 参数传递说明语句227

7.2.4 参数传递映射语句229

7.2.5 端口说明语句230

7.2.6 块语句结构230

7.2.7 元件例化语句233

7.2.8 生成语句234

7.2.9 REPORT语句239

7.2.10 断言语句239

7.3 属性描述与定义语句241

7.4 直接数字合成器设计244

7.4.1 DDS原理244

7.4.2 DDS设计实例247

7.4.3 基于DDS的移相信号发生器设计249

7.5 等精度频率／相位计设计251

7.5.1 主系统组成251

7.5.2 测频原理252

7.5.3 VHDL测试程序设计253

7.5.4 测试与实现257

7.5.5 相位测试257

习题259

实验与设计261

实验7-1 循环冗余校验（CRC）模块设计261

实验7-2 直接数字式频率合成器（DDS）设计实验263

实验7-3 基于DDS的数字移相信号发生器设计264

实验7-4 等精度数字频率／相位测试仪设计实验264

第8章 VHDL结构266

8.1 VHDL实体266

8.2 VHDL结构体266

8.3 VHDL子程序267

8.3.1 VHDL函数267

8.3.2 VHDL重载函数270

8.3.3 VHDL转换函数272

8.3.4 VHDL决断函数275

8.3.5 VHDL过程275

8.3.6 VHDL重载过程277

8.3.7 子程序调用语句278

8.3.8 并行过程调用语句280

8.4 VHDL库281

8.4.1 库的种类282

8.4.2 库的用法283

8.5 VHDL程序包284

8.6 VHDL配置287

8.7 VHDL文字规则288

8.7.1 数字288

8.7.2 字符串288

8.7.3 标识符289

8.7.4 下标名290

8.8 VHDL数据类型290

8.8.1 预定义数据类型291

8.8.2 IEEE预定义标准逻辑位与矢量293

8.8.3 其他预定义标准数据类型293

8.8.4 VHDL数组类型294

8.9 VHDL操作符297

8.9.1 逻辑操作符（Logical Operator）297

8.9.2 关系操作符（Relational Operator）299

8.9.3 算术操作符（Arithmetic Operator）301

8.10 VGA彩条信号显示控制器设计303

8.11 VGA图像显示控制器设计307

习题310

实验与设计311

实验8-1 乐曲硬件演奏电路设计311

实验8-2 VGA彩条信号显示控制器设计316

实验8-3 VGA图像显示控制器设计316

第9章 DSP Builder设计初步317

9.1 MATLAB/DSP Builder及其设计流程317

9.2 正弦信号发生器设计320

9.2.1 建立设计模型320

9.2.2 Simulink模型仿真327

9.2.3 SignalCompiler使用方法332

9.2.4 使用ModelSim进行RTL级仿真335

9.2.5 使用QuartusⅡ实现时序仿真337

9.2.6 硬件测试与硬件实现339

9.3 DSP Builder层次化设计339

9.4 基于DSP Builder的DDS设计344

9.4.1 DDS模块设计344

9.4.2 FSK调制器设计347

9.4.3 正交信号发生器设计348

9.4.4 数控移相信号发生器设计349

9.4.5 幅度调制信号发生器设计350

9.5 数字编码与译码器设计351

9.5.1 伪随机序列351

9.5.2 帧同步检出353

9.6 硬件环HIL仿真设计355

9.6.1 HIL仿真流程355

9.6.2 FSK的HIL仿真360

9.7 DSP Builder的状态机设计361

9.7.1 FIFO控制状态机设计示例362

9.7.2 状态机设计流程364

习题368

实验与设计369

实验9-1 利用MATLAB/DSP Builder设计基本电路模块实验369

实验9-2 基于DSP Builder的DDS应用模型设计370

实验9-3 编译码器设计实验372

实验9-4 HIL硬件环仿真实验372

第10章 DSP Builder设计深入373

10.1 FIR数字滤波器设计373

10.1.1 FIR滤波器原理373

10.1.2 使用DSP Builder设计FIR滤波器374

10.1.3 使用MATLAB的滤波器设计工具380

10.1.4 使用FIR IP Core设计FIR滤波器386

10.2 VHDL模块插入仿真与设计390

10.3 正交幅度调制与解调模型设计393

10.4 NCO IP核应用396

10.5 基于IP的数字编译码器设计396

10.5.1 RS码397

10.5.2 Viterbi译码399

习题399

实验与设计400

实验10-1 FIR数字滤波器设计实验400

实验10-2 编译码器与调制解调模块设计实验401

实验10-3 HDL Import模块应用实验401

参考文献402