SystemC片上系统设计PDF|Epub|txt|kindle电子书版本网盘下载

SystemC片上系统设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 电子系统设计方法学和系统级描述语言概述1

1.1 片上系统对设计描述语言的要求1

1.2 传统硬件描述语言Verilog HDL和VHDL2

1.3 SystemC的历史3

1.4 SystemC到底是什么4

1.5 基于SystemC的设计流程5

1.6 一个“Hello，SystemC！”建模实例5

1.7 SystemC的系统描述能力6

1.8 SystemC的开发工具9

1.9 使用Visual C＋＋编辑和编译SystemC设计9

1.10 利用ModelSim查看SystemC产生的波形文件12

习 题14

第2章 SystemC基本语法15

2.1 模 块15

2.1.1 模块的定义15

2.1.2 模块的端口16

2.1.3 模块的信号17

2.1.4 位置关联18

2.1.5 名字关联21

2.1.6 模块内部数据22

2.1.7 模块的构造函数23

2.1.8 模块的析构函数25

2.2 端口和信号26

2.2.1 端口和信号的基本概念26

2.2.2 端口和信号的读写27

2.2.3 端口和信号类型28

2.2.4 端口和信号的多驱动处理29

2.2.5 端口和信号的绑定31

2.2.6 SystemC时钟模型31

2.2.7 SystemC时间模型33

2.3 基本数据类型34

2.3.1 sc_bit和sc_logic数据类型35

2.3.2 固定精度整型数据类型sc_int和sc_uint36

2.3.3 任意精度整型数据类型sc_bigint和sc_biguint39

2.3.4 任意长度比特和逻辑向量41

2.3.5 用户自定义类型43

2.4 定点数据类型43

2.4.1 SystemC定点数据类型43

2.4.2 定点数据的字长和整数部分字长44

2.4.3 定点数据的量化模式45

2.4.4 量化模式SC_RND46

2.4.5 量化模式SC_RND_ZERO46

2.4.6 量化模式SC_RND_MIN INF47

2.4.7 量化模式SC_RND_INF48

2.4.8 量化模式SC_RND_CONV49

2.4.9 量化模式SC_TRN50

2.4.10 量化模式SC_TRN_ZERO50

2.4.11 定点数据的溢出模式51

2.4.12 溢出模式SC_SAT52

2.4.13 溢出模式SC_SAT_ZERO52

2.4.14 溢出模式SC_SAT_SYM53

2.4.15 溢出模式SC_WRAP54

2.4.16 溢出模式SC_WRAP_SM57

2.4.17 定点数据类型支持的运算符58

2.4.18 定点数据类型的状态信息59

2.4.19 将定点数据类型转换为字符串59

2.4.20 一个定点FIR滤波器设计实例60

2.5 进 程61

2.5.1 SystemC进程基础61

2.5.2 方法进程SC_METHOD62

2.5.3 线程进程SC_THREAD63

2.5.4 钟控线程进程65

2.5.5 wait_until()、wait()和next_trigger()68

2.5.6 watching结构70

2.5.7 局部watching71

2.6 仿真与波形跟踪73

2.6.1 SystemC设计的项层函数sc_main()73

2.6.2 仿真控制74

2.6.3 SystemC波形跟踪概述76

2.6.4 创建和关闭波形跟踪文件77

2.6.5 跟踪标量型变量和信号77

2.6.6 跟踪聚合型变量和信号78

2.6.7 仿真和波形跟踪实例79

习 题80

第3章 寄存器传输级SystemC设计82

3.1 SystemC寄存器传输级设计和综合82

3.1.1 什么是综合82

3.1.2 为什么要用SystemC进行RTL建模83

3.2 RTL风格的SystemC编程84

3.2.1 定义模块和进程84

3.2.2 创建模块85

3.2.3 定义敏感表86

3.2.4 信号和变量的读写88

3.3 SystemC的可综合语言子集和可综合数据类型90

3.3.1 可综合语言子集详解90

3.3.2 可综合的数据类型详解93

3.3.3 可综合修改建议97

3.4 可综合RTL编程参考实例97

3.4.1 寄存器建模97

3.4.2 三态逻辑建模107

3.4.3 组合逻辑建模109

3.4.4 有限状态机建模112

习 题118

第4章 SystemC行为建模120

4.1 行为级建模的目的120

4.2 接口、端口和通道的基本概念120

4.3 接 口122

4.3.1 接口的定义122

4.3.2 存储器接口实例123

4.3.3 接口基类sc_interface124

4.4 端 口126

4.4.1 自定义端口126

4.4.2 一个端口实例127

4.4.3 端口基类sc_port＜IF,N＞130

4.4.4 一个连接到多个接口的端口实例131

4.4.5 直接通道调用133

4.5 通道基础136

4.5.1 端口与通道的关联136

4.5.2 通道的同步规则138

4.5.3 静态规则检查138

4.5.4 动态规则检查140

4.5.5 通道的属性141

4.6 基本通道141

4.6.1 sc_signal＜T＞、sc_signal_rv＜T＞和sc_buffer＜T＞142

4.6.2 sc_mutex144

4.6.3 sc_fifo＜T＞146

4.6.4 sc_semaphore148

4.7 分层通道150

4.7.1 分层通道的定义150

4.7.2 一般分层通道151

4.7.3 特殊分层通道158

4.8 系统建模中的分层模型158

4.8.1 系统建模中通信的抽象层次158

4.8.2 寄存器传输层159

4.8.3 传输层159

4.8.4 交易层160

4.8.5 消息层161

4.9 SystemC的交易级建模162

4.9.1 交易的概念162

4.9.2 嵌入式软件开发与交易级建模162

4.9.3 交易级建模用于系统结构探索163

4.9.4 SystemC交易级建模的特点163

4.10 通信细化164

4.10.1 通信细化的概念164

4.10.2 一个通信细化实例164

习 题170

第5章 SystemC的Master-Slave通信库174

5.1 SystemC Maste r-Slave通信库综述174

5.2 SystemC Master-Slave通信库的安装175

5.3 功能级的Maste r-Slave通信库175

5.3.1 一个Master-Slave通信的简单实例175

5.3.2 串行信道sc_link_mp＜T＞和内嵌执行语法简介178

5.3.3 主、从端口语法179

5.3.4 从进程语法180

5.3.5 多点通信中的内嵌执行语法181

5.3.6 并行通信与主-从通信的结合182

5.3.7 通信端口连接规则和实例182

5.3.8 抽象端口类详解184

5.4 总线周期精确级的Master-Slave通信库188

5.4.1 利用总线协议进行通信细化188

5.4.2 模块细化188

5.4.3 信道细化191

5.4.4 预定义的总线协议195

5.4.5 端口追踪197

5.4.6 用户自定义的总线协议198

5.5 Master-Slave通信库实例200

5.5.1 功能级的FIFO模型200

5.5.2 BCA级的FIFO实例206

习 题208

第6章 TLM设计实例——片上总线210

6.1 片上总线系统概述210

6.2 从设备接口211

6.3 快速存储器的实现213

6.4 慢速存储器的实现215

6.5 通用串口的实现217

6.6 总线主设备接口221

6.7 总线主设备222

6.8 总线的实现223

6.8.1 直接接口的实现224

6.8.2 非阻塞型接口的实现224

6.8.3 阻塞型接口的实现225

6.8.4 助手函数end_of_elaboration的实现226

6.8.5 助手函数get_slave的实现226

6.8.6 助手函数get_slave的实现227

6.8.7 助手函数get_next_request的实现227

6.8.8 助手函数clear_locks的实现228

6.8.9 助手函数handle_request的实现228

6.9 仲裁器接口230

6.10 仲裁器模块的定义230

6.11 仲裁器策略的实现——函数arbitrate()231

习 题232

第7章 SystemC与传统硬件描述语言VHDL/Verilog HDL的比较232

7.1 SystemC与传统硬件描述语言的关系233

7.2 SystemC与VHDL的语法等效性235

7.2.1 ENTITY、ARCHITECTURE与SC_MODULE之间的等效性235

7.2.2 process与method之间的等效性236

7.2.3 信号定义和端口声明237

7.2.4 例化和端口映射237

7.2.5 运算符238

7.2.6 数据类型239

7.3 SystemC与Verilog HDL的语法等效性240

7.3.1 基本构成单元240

7.3.2 进 程240

7.3.3 时间模型241

7.3.4 分支控制语句242

7.4 SystemC与VHDL/Veril og HDL等效的设计实例242

7.4.1 异步复位的D触发器242

7.4.2 移位寄存器244

7.4.3 计数器246

7.4.4 有限状态机249

习 题257

第8章 基于SystemC的验证方法学260

8.1 SystemC验证标准260

8.2 与SystemC验证方法学相关的术语262

8.3 SystemC的验证标准263

8.3.1 交易器建模的风格264

8.3.2 动态并发性建模267

8.3.3 交易处理和记录269

8.3.4 受约束的随机数产生271

8.3.5 SCV标准支持的其他用于功能验证的特性272

8.4 验证实例272

习 题278

第9章 SystemC的开发工具280

9.1 利用SystemC_wi n编译和仿真SystemC设计280

9.2 使用WaveV i ewer查看波形281

9.3 MATLAB用于System算法模块的验证283

9.3.1 将MATLAB作为SystemC验证程序的计算引擎283

9.3.2 MATLAB作为计算引擎的例子283

9.3.3 MATLAB作为I/O与SystemC验证程序通信287

9.3.4 MATLAB作为验证I/O的例子287

9.3.3 两种方法的优缺点295

习 题295

附录 部分名词术语英汉对照296

参考文献299