VERILOG硬件描述语言与设计PDF|Epub|txt|kindle电子书版本网盘下载

VERILOG硬件描述语言与设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 电子系统与硬件描述语言1

1.1 电子系统的集成化1

1.2 硬件描述语言与设计方法3

1.3 数字电路/系统实现7

1.4 集成化设计发展趋势11

1.5 数字集成应用前景14

习题14

第2章 硬件描述语言基础16

2.1 Verilog HDL语言概况17

2.1.1 模块17

2.1.2 模块名18

2.1.3 模块组成18

2.2 基本语法19

2.2.1 标识符20

2.2.2 关键字20

2.2.3 操作符21

2.2.4 数字声明21

2.2.5 注释与空白符22

2.3 系统任务与编译指令23

2.3.1 字符串23

2.3.2 系统任务23

2.3.3 编译指令25

习题26

第3章 语法与要素28

3.1 数据类型28

3.1.1 数值28

3.1.2 线网类型29

3.1.3 变量声明31

3.1.4 寄存器类型32

3.1.5 阵列33

3.1.6 标量与矢量34

3.1.7 参数35

3.2 端口36

3.2.1 端口命名36

3.2.2 端口声明37

3.2.3 连接方式38

3.3 表达式41

3.3.1 运算表达41

3.3.2 操作符42

3.3.3 操作数48

3.4 标准主要差别52

习题57

第4章 建模与用户原语59

4.1 基础建模59

4.1.1 门级建模59

4.1.2 开关级建模61

4.2 数据流建模64

4.2.1 连续赋值语句64

4.2.2 数据流建模实例65

4.3 模块与层次66

4.3.1 模块划分66

4.3.2 带参数模块68

4.3.3 层次命名71

4.4 用户定义原语（UDP）72

4.4.1 UDP的含义72

4.4.2 组合逻辑UDP73

4.4.3 时序电路UDP73

习题75

第5章 行为描述77

5.1 行为级建模77

5.1.1 过程块78

5.1.2 语句块79

5.1.3 时序控制82

5.2 过程赋值语句84

5.2.1 阻塞赋值语句85

5.2.2 非阻塞赋值语句86

5.2.3 过程连续赋值语句89

5.3 行为语句90

5.3.1 条件语句90

5.3.2 多路分支语句91

5.3.3 循环语句93

5.3.4 其他语句96

5.3.5 生成块98

5.4 任务和函数101

5.4.1 任务101

5.4.2 函数103

习题107

第6章 测试、仿真和验证109

6.1 测试平台109

6.1.1 测试向量110

6.1.2 测试模块111

6.2 波形生成113

6.2.1 值序列113

6.2.2 重复信号116

6.2.3 时钟的建立117

6.3 数据显示与文件访问120

6.3.1 数据显示120

6.3.2 文件访问123

6.3.3 从文本文件中读取向量127

6.3.4 向文本文件中写入向量128

6.4 典型仿真验证实例129

6.4.1 3-8译码器129

6.4.2 序列检测器131

6.4.3 时钟分频器132

习题133

第7章 基础逻辑电路137

7.1 组合电路设计137

7.1.1 门级结构设计137

7.1.2 连续赋值语句设计141

7.1.3 过程块语句设计143

7.1.4 组合电路不完全描述145

7.1.5 典型组合电路设计实例147

7.2 时序电路设计150

7.2.1 时序电路设计方法150

7.2.2 时序电路单元152

7.2.3 时序电路不同描述风格156

7.2.4 时序电路设计常见错误159

7.2.5 典型时序电路设计实例162

习题163

第8章 有限状态机及设计165

8.1 状态机基础165

8.1.1 基本概念165

8.1.2 状态机分类167

8.2 状态机设计173

8.2.1 状态机描述方法173

8.2.2 状态机状态编码185

8.2.3 状态机优化设计190

8.2.4 状态机容错和设计准则192

习题195

第9章 时序、综合及验证196

9.1 时序与延迟196

9.1.1 时序概念196

9.1.2 延迟模型200

9.1.3 延迟种类200

9.1.4 路径延迟建模203

9.1.5 时序检查206

9.1.6 延迟反标207

9.2 逻辑综合209

9.2.1 概念209

9.2.2 逻辑综合过程209

9.2.3 代码可综合设计212

9.3 验证方法214

9.3.1 验证214

9.3.2 测试验证种类216

9.3.3 测试验证平台实例220

习题228

第10章 仿真实验231

10.1 硬件描述语言仿真器231

10.1.1 ModelSim仿真231

10.1.2 逻辑综合后仿真237

10.2 Verilog基础模块设计241

10.2.1 组合逻辑建模241

10.2.2 时序逻辑建模247

10.3 复杂逻辑设计256

10.3.1 阻塞赋值和非阻塞赋值256

10.3.2 任务与函数258

10.3.3 有限状态机262

习题266

第11章 设计案例270

11.1 异步FIFO设计270

11.1.1 实验目的与实验要求270

11.1.2 基于最高两位判决的异步FIFO设计271

11.1.3 基于四象限判决的异步FIFO设计276

11.2 全双工UART接口设计283

11.2.1 实验目的与实验要求283

11.2.2 UART通信协议283

11.2.3 UART发送器的实现286

11.2.4 UART接收器的设计289

11.2.5 UART接收器的仿真测试300

11.3 循环码编译码器设计305

11.3.1 实验目的与实验要求305

11.3.2 （7，3）循环码305

11.3.3 （7，3）循环码的编码器307

11.3.4 （7，3）循环码的译码器311

习题320

附录324

参考文献327