逻辑与计算机设计基础 原书第5版PDF|Epub|txt|kindle电子书版本网盘下载

逻辑与计算机设计基础 原书第5版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字系统与信息1

1.1 信息表示2

1.1.1 数字计算机3

1.1.2 其他计算机4

1.1.3 通用计算机的进一步说明7

1.2 计算机系统设计的抽象层次8

1.3 数制10

1.3.1 二进制11

1.3.2 八进制与十六进制12

1.3.3 数字范围13

1.4 算术运算14

1.5 十进制编码17

1.6 字符编码18

1.6.1 ASCII字符编码18

1.6.2 校验位21

1.7 格雷码22

1.8 本章小结23

参考文献24

习题24

第2章 组合逻辑电路27

2.1 二值逻辑和逻辑门27

2.1.1 二值逻辑28

2.1.2 逻辑门29

2.1.3 用硬件描述语言表示逻辑门32

2.2 布尔代数33

2.2.1 布尔代数的基本恒等式34

2.2.2 代数运算36

2.2.3 反函数38

2.3 标准形式39

2.3.1 最小项和最大项39

2.3.2 积之和42

2.3.3 和之积43

2.4 两级电路的优化43

2.4.1 成本标准44

2.4.2 卡诺图结构45

2.4.3 二变量卡诺图47

2.4.4 三变量卡诺图48

2.5 卡诺图的化简50

2.5.1 质主蕴涵项50

2.5.2 非质主蕴涵项51

2.5.3 和之积优化52

2.5.4 无关最小项53

2.6 异或操作和异或门55

2.7 门的传播延迟56

2.8 硬件描述语言简介58

2.9 硬件描述语言——VHDL60

2.10 硬件描述语言——Verilog67

2.11 本章小结72

参考文献72

习题72

第3章 组合逻辑电路的设计79

3.1 开始分层设计79

3.2 工艺映射82

3.3 组合功能模块85

3.4 基本逻辑函数85

3.4.1 定值、传递和取反85

3.4.2 多位函数86

3.4.3 使能87

3.5 译码89

3.5.1 译码器和使能结合92

3.5.2 基于译码器的组合电路95

3.6 编码96

3.6.1 优先编码器96

3.6.2 编码器的扩展98

3.7 选择98

3.7.1 多路复用器98

3.7.2 基于多路复用器的组合电路105

3.8 迭代组合电路109

3.9 二进制加法器110

3.9.1 半加器110

3.9.2 全加器110

3.9.3 二进制行波进位加法器111

3.10 二进制减法112

3.10.1 补码114

3.10.2 采用补码的二进制减法115

3.11 二进制加减法器115

3.11.1 有符号的二进制数116

3.11.2 有符号二进制数的加法与减法118

3.11.3 溢出119

3.11.4 加法器的HDL模型121

3.11.5 行为描述122

3.12 其他的算术功能模块124

3.12.1 压缩125

3.12.2 递增126

3.12.3 递减127

3.12.4 常数乘法127

3.12.5 常数除法127

3.12.6 零填充与符号扩展127

3.13 本章小结128

参考文献129

习题129

第4章 时序电路138

4.1 时序电路的定义138

4.2 锁存器140

4.2.1 SR和SR锁存器140

4.2.2 D锁存器143

4.3 触发器143

4.3.1 边沿触发式触发器144

4.3.2 标准图形符号145

4.3.3 直接输入147

4.4 时序电路分析148

4.4.1 输入方程148

4.4.2 状态表148

4.4.3 状态图150

4.4.4 时序电路模拟152

4.5 时序电路设计153

4.5.1 设计步骤154

4.5.2 构建状态图和状态表154

4.5.3 状态赋值160

4.5.4 使用D触发器的设计161

4.5.5 无效状态的设计162

4.5.6 验证164

4.6 状态机图及其应用166

4.6.1 状态机图模型167

4.6.2 对输入条件的约束168

4.6.3 使用状态机图的设计应用170

4.7 时序电路的HDL描述——VHDL177

4.8 时序电路的HDL描述——Verilog184

4.9 触发器定时191

4.10 时序电路定时192

4.11 异步交互194

4.12 同步和亚稳态195

4.13 同步电路陷阱198

本章小结199

参考文献200

习题200

第5章 数字硬件实现210

5.1 设计空间210

5.1.1 集成电路210

5.1.2 CMOS电路工艺211

5.1.3 工艺参数213

5.2 可编程实现技术215

5.2.1 只读存储器216

5.2.2 可编程逻辑阵列217

5.2.3 可编程阵列逻辑器件219

5.2.4 现场可编程门阵列221

5.3 本章小结224

参考文献224

习题225

第6章 寄存器与寄存器传输227

6.1 寄存器与加载使能227

6.2 寄存器传输230

6.3 寄存器传输操作231

6.4 VHDL和Verilog中的寄存器传输233

6.5 微操作233

6.5.1 算术微操作234

6.5.2 逻辑微操作235

6.5.3 移位微操作236

6.6 对单个寄存器的微操作237

6.6.1 基于多路复用器的传输237

6.6.2 移位寄存器239

6.6.3 行波计数器242

6.6.4 同步二进制计数器244

6.6.5 其他类型计数器247

6.7 寄存器单元设计249

6.8 基于多路复用器和总线的多寄存器传输253

6.8.1 高阻态输出254

6.8.2 三态总线255

6.9 串行传输及其微操作256

6.10 寄存器传输控制259

6.11 移位寄存器和计数器的HDL描述——VHDL272

6.12 移位寄存器和计数器的HDL描述——Verilog273

6.13 微程序控制275

6.14 本章小结276

参考文献276

习题277

第7章 存储器基础283

7.1 存储器定义283

7.2 随机访问存储器283

7.2.1 读写操作284

7.2.2 定时波形285

7.2.3 存储器特征286

7.3 SRAM集成电路287

7.4 SRAM芯片阵列292

7.5 DRAM芯片294

7.5.1 DRAM单元294

7.5.2 DRAM位片296

7.6 DRAM分类299

7.6.1 同步DRAM（SDRAM）300

7.6.2 双倍数据速率SDRAM（DDR SDRAM）301

7.6.3 RAMBUS DRAM（RDRAM）302

7.7 动态RAM芯片阵列303

7.8 本章小结303

参考文献303

习题304

第8章 计算机设计基础305

8.1 引言305

8.2 数据通路306

8.3 算术逻辑运算单元308

8.3.1 算术运算电路308

8.3.2 逻辑运算电路311

8.3.3 算术逻辑运算单元311

8.4 移位寄存器312

8.5 数据通路描述314

8.6 控制字316

8.7 一个简单的计算机体系结构320

8.7.1 指令集结构321

8.7.2 存储资源321

8.7.3 指令格式321

8.7.4 指令说明324

8.8 单周期硬连线控制325

8.8.1 指令译码器327

8.8.2 指令和程序举例328

8.8.3 单周期计算机问题330

8.9 多周期硬连线控制331

8.10 本章小结340

参考文献340

习题340

第9章 指令集结构345

9.1 计算机体系结构概念345

9.1.1 基本计算机操作周期346

9.1.2 寄存器组346

9.2 操作数寻址347

9.2.1 三地址指令347

9.2.2 两地址指令348

9.2.3 一地址指令348

9.2.4 零地址指令348

9.2.5 寻址结构349

9.3 寻址模式351

9.3.1 隐含模式352

9.3.2 立即模式352

9.3.3 寄存器和寄存器间接模式352

9.3.4 直接寻址模式353

9.3.5 间接寻址模式354

9.3.6 相对寻址模式354

9.3.7 变址寻址模式355

9.3.8 寻址模式小结356

9.4 指令集结构概述356

9.5 数据传送指令357

9.5.1 栈指令358

9.5.2 独立I/O与存储器映射I/O359

9.6 数据处理指令360

9.6.1 算术指令360

9.6.2 逻辑与位处理指令360

9.6.3 移位指令361

9.7 浮点数计算362

9.7.1 算术运算363

9.7.2 移码364

9.7.3 标准操作数格式364

9.8 程序控制指令366

9.8.1 条件分支指令366

9.8.2 过程调用与返回指令368

9.9 程序中断369

9.9.1 中断类型370

9.9.2 处理外部中断371

9.10 本章小结372

参考文献372

习题373

第10章 RISC和CISC中央处理器377

10.1 流水线数据通路377

10.2 流水线控制381

10.3 精简指令集计算机384

10.3.1 指令集结构385

10.3.2 寻址模式387

10.3.3 数据通路结构388

10.3.4 控制结构390

10.3.5 数据阻塞392

10.3.6 控制阻塞397

10.4 复杂指令集计算机400

10.4.1 ISA修改401

10.4.2 数据通路修改402

10.4.3 控制单元修改404

10.4.4 微程序控制405

10.4.5 复杂指令的微程序406

10.5 其他有关设计409

10.5.1 高性能CPU概念409

10.5.2 最近的体系结构创新411

10.6 本章小结413

参考文献414

习题414

第11章 输入／输出与通信417

11.1 计算机的I/O系统417

11.2 外设举例417

11.2.1 键盘417

11.2.2 硬盘418

11.2.3 液晶显示器419

11.2.4 I/O传输速率421

11.3 I/O接口422

11.3.1 I/O总线与接口部件422

11.3.2 I/O接口的例子423

11.3.3 选通424

11.3.4 握手425

11.4 串行通信426

11.4.1 同步传送427

11.4.2 进一步认识键盘427

11.4.3 基于包的串行I/O总线428

11.5 传输模式431

11.5.1 程序控制传输的例子431

11.5.2 中断传输432

11.6 中断优先级433

11.6.1 菊花链方法433

11.6.2 并行优先级电路434

11.7 直接内存访问435

11.7.1 DMA控制器436

11.7.2 DMA传输437

11.8 本章小结438

参考文献438

习题439

第12章 存储系统441

12.1 分级存储体系441

12.2 访问的局部性443

12.3 cache存储器445

12.3.1 cache映射446

12.3.2 行的大小450

12.3.3 cache加载451

12.3.4 写方法451

12.3.5 概念综合452

12.3.6 指令cache和数据cache454

12.3.7 多级cache455

12.4 虚存455

12.4.1 页表457

12.4.2 传输后备缓冲器458

12.4.3 虚存和cache459

12.5 本章小结460

参考文献460

习题461

索引463