可编程ASIC集成数字系统PDF|Epub|txt|kindle电子书版本网盘下载

可编程ASIC集成数字系统PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

绪 论1

一、可编程器件对电子系统设计的影响1

二、系统集成芯片的设计要求2

三、设计方法的发展趋势3

第一章 可编程ASIC器件5

1.1 CPLD5

1.1.1 CPLD结构5

1.1.2 典型CPLD器件7

1.2 FPGA10

1.2.1 FPGA的结构10

1.2.2 SRAM-查找表类型15

1.2.3 反熔丝多路开关类型18

1.3.1 计算逻辑阵列的结构20

1.3 计算逻辑阵列20

1.3.2 第一代可配置计算阵列21

1.3.3 第二代的可配置计算阵列—XC6200系列21

1.4 可编程ASIC的基本资源23

1.4.1 功能单元23

1.4.2 输入-输出焊盘25

1.4.3 布线资源27

1.4.4 片内RAM30

1.5 边界扫描技术33

1.6 可编程ASIC的编程元件36

1.6.1 熔丝型开关36

1.6.2 反熔丝开关37

1.6.3 浮栅编程技术39

1.6.4 静态存储器（SRAM）43

2.1 数字系统的综合47

2.1.1 抽象的级别47

第二章 可编程ASIC的设计47

2.1.2 综合的定义49

2.1.3 系统级综合50

2.1.4 寄存器转移级综合51

2.1.5 逻辑级综合54

2.2 可编程ASIC的逻辑综合57

2.2.1 逻辑综合概述57

2.2.2 两级逻辑最小化59

2.2.3 基于查找表结构的多级逻辑优化63

2.2.4 立方体归并（cube-paching）72

2.2.5 工艺映射73

2.2.6 基于MUX结构的多级逻辑优化74

2.3 状态机设计78

2.3.1 二进制编码78

2.3.2 一个有效编码79

2.4.1 布局81

2.4 FPGA的布局和布线81

2.4.2 布线85

2.4.3 布通率和布线资源90

2.4.4 网线延时91

2.5 Xilinx的设计流程94

2.5.1 设计输入94

2.5.2 设计实现95

2.5.3 设计验证96

2.5.4 Xilinx FPGA详细的设计流程97

2.5.5 Xilinx CPLD详细设计流程98

第三章 CPLD-XC9500系列99

3.1 结构描述99

3.1.1 功能块（FB）99

3.1.2 宏单元99

3.1.4 FastCONNECT开关矩阵102

3.1.5 I/O块（IOB）102

3.1.3 乘积项分配器102

3.1.6 持续性106

3.1.7 设计保密性106

3.1.8 低功率模式106

3.1.9 加电特性106

3.2 XC9500时序模型108

3.2.1 时序模型108

3.2.2 基本时序模型的参数109

3.3 系统内编程112

3.3.1 JTAG边界扫描接口112

3.3.2 边界扫描系统中利用系统内编程115

3.4 引腿锁定能力121

3.4.2 XC9500布线资源121

3.4.3 数据通道的估算121

3.4.5 出腿预分配122

3.4.4 控制通道估算122

3.5 设计优化123

3.5.1 优化密度123

3.5.2 优化时序124

3.5.3 优化原理图设计124

3.5.4 优化ABEL设计124

3.5.5 优化VHDL设计126

4.1 概述127

第四章 FPGA—XC4000系列127

4.2 结构128

4.2.1 基本积木块128

4.2.2 可配置逻辑功能块（CLB）128

4.2.3 输入/输出功能块（IOB）143

4.2.4 三态缓冲器149

4.2.5 沿边宽译码器151

4.2.6 片内振荡器151

4.3.2 CLB布线连接152

4.3 可编程互连152

4.3.1 互连概述152

4.3.3 I/O布线159

4.3.4 全局网线和缓冲器160

4.4 功率分布165

4.5 边界扫描电路166

4.5.1 XC4000/XC5000边界扫描特性概述166

4.5.2 与IEEE标准的偏差166

4.5.3 边界扫描硬件描述167

4.5.4 利用边界扫描电路171

4.6 配 置175

4.6.1 专用引腿175

4.6.2 配置模式175

4.6.3 设置CCLK频率178

4.6.4 数据流格式178

4.6.5 配置和读回的CRC校验179

4.6.6 配置顺序180

4.6.7 配置时序186

第五章 可编程计算阵列—XC6200系列194

5.1 概述194

5.2 功能描述194

5.2.1 逻辑和物理组织194

5.2.2 单元、块和砖194

5.2.3 布线资源196

5.2.4 功能单元197

5.2.5 布线开关200

5.2.6 时钟分布200

5.2.7 清除分布202

5.2.8 输入/输出功能块（IOB）202

5.2.9 I/O布线203

5.3.2 XC6200的逻辑设计205

5.3 XC6200的设计205

5.3.1 XC6200的板级设计205

5.3.3 XC6200的软件设计207

5.4 寄存器存取207

5.4.1 映射寄存器（Map Register）208

5.4.2 屏蔽寄存器（Mask Register）210

5.5 编程210

5.5.1 并行编程接口210

5.5.2 通配符寄存器211

5.5.3 串行编程接口213

5.5.4 复位和初始化215

第六章 硬件设计描述语言216

6.1 硬件模型217

6.1.1 行为模型：（Behavioral Model）217

6.1.2 时间模型（Time Model）219

6.1.3 结构模型220

6.2.1 结构和行为222

6.2 VHDL基础222

6.2.2 目标和目标类型229

6.2.3 结构间挂接233

6.2.4 主要的VHDL结构235

6.2.5 并行性和时序域245

6.2.6 库（library）248

6.3 VHDL设计数字系统251

6.3.1 编程组合逻辑252

6.3.2 编程时序逻辑261

6.3.3 编程有限状态机267

6.3.4 VHDL的类型综合272

6.3.5 属性276

第七章 ABEL语言285

7.1 概述285

7.2.2 标识符290

7.2 基本句法290

7.2.1 支持ASCⅡ字符290

7.2.3 常数291

7.2.5 注释294

7.2.6 数294

7.2.7 字符串295

7.2.8 运算符、表达式和方程295

7.2.9 集合299

7.2.10 幅值和幅值置换303

7.3 基本结构305

7.3.1 头部305

7.3.2 说明（Declarations）305

7.3.3 逻辑描述308

7.3.4 测试矢量部分310

7.3.6 其它语句311

7.3.5 结束语句311

7.4 状态机设计方法312

7.4.1 状态机的例子312

7.4.2 状态图312

7.4.3 状态表312

7.5 使用XABEL和CPLD315

7.5.1 利用真值表315

7.5.2 利用状态图316

7.5.3 利用特性语句319

7.5.4 设计例子321

第八章 Xilinx可编程ASIC设计和实现325

8.1 简 介325

8.2 设计准备工作325

8.2.1 安装设计项目325

8.2.2 设计的目录及文件325

8.2.3 启动工程项管理器（Project Manager）326

8.2.4 拷贝设计文件328

8.2.5 启动原理图编辑器（Schematic Editor）328

8.2.6 输入命令328

8.2.7 屏幕操作328

8.2.8 使用XC9500系列器件330

8.3 完成Calc设计330

8.3.1 设计说明330

8.3.2 建立ANDBLK2符号331

8.3.3 创建ANDBLK2原理图332

8.3.4 完成ALU原理图336

8.3.5 对Xilinx库元素的说明340

8.3.6 返回Calc原理图342

8.3.7 使用XC4000E晶振342

8.4.1 管脚定位（仅限于XC4000系列）344

8.4 从原理图控制设计实现344

8.4.2 控制转换速率345

8.4.3 使用I/O触发器346

8.4.4 储存Calc原理图347

8.5 基于非XC4000系列器件的修改347

8.5.1 RAM堆栈实现347

8.5.2 删除XC4000E晶振348

8.6 使用LogiBLOX349

8.7 使用状态编辑器351

8.7.1 创建状态机宏351

8.7.2 定义状态351

8.7.3 定义转移、条件和操作352

8.7.4 生成并编译VHDL码355

8.7.5 放置创建的宏355

8.8 使用HDL编辑器和X—VHDL356

8.8.1 创建VHDL宏356

8.8.2 创建并编辑VHDL码357

8.8.3 编译VHDL码359

8.8.4 放置VHDL宏359

8.9 完成设计输入359

8.9.1 对特殊元件的说明359

8.9.2 使用控制文件361

8.10 功能仿真362

8.10.1 启动逻辑仿真器（Logic Simulator）362

8.10.2 选择欲测试的连线363

8.10.3 有关总线的操作365

8.10.4 指定激励源366

8.10.5 储存输入波形368

8.10.6 仿真过程368

8.11 使用设计实现工具370

8.12.1 时序仿真373

8.12 其他操作373

8.12.2 用EPIC检查布线后设计375

8.12.3 使用Xilinx演示板检验设计375

8.12.4 实现增量设计376

8.13 Express设计calc378

附录一 CALC原理图392

附录二 CALC-VHDL文件401

附2.1 Calc.VHD401

附2.2 OSC4.VHD402

附2.3 ALU.VHD403

附2.4 SW7.VHD404

附2.5 DEBOUNCE.VHD405

附2.6 SEG7DEC.VHD405

附2.7 CONTROL.VHD406

附2.8 STACK_4K.VHD410

参 考 书411