VHDL程序设计教程 第3版PDF|Epub|txt|kindle电子书版本网盘下载

VHDL程序设计教程 第3版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录3

第1部分3

第1章　VHDL语言基础3

1.1 概述3

1.1.1 硬件描述语言的诞生3

1.1.2 HDL语言的种类4

1.1.3 VHDL语言上机操作条件5

1.2 VHDL程序的实体5

1.2.1　实体的组成7

1.2.3　端口说明8

1.2.2　类型说明（可选）8

1.2.4　实体说明部分10

1.3 VHDL程序的结构体10

1.3.1 结构体命名11

1.3.2　信号定义11

1.3.3　结构体的行为描述法13

1.3.4　结构体的数据流描述法14

1.3.5　结构体的结构化描述法15

1.4　小结16

1.5　习题17

2.1.2　扩展标识符18

2.1.1　短标识符18

2.1 标识符18

第2章　VHDL词法基础18

2.2 对象19

2.2.1 常量20

2.2.2　变量21

2.2.3　信号21

2.2.4　文件22

2.3　数据类型22

2.3.1　标准定义的数据类型23

2.3.2　用户定义的数据类型25

2.4.2　用函数法实现类型转换28

2.4.1 用类型标记法实现类型转换28

2.4　类型转换28

2.4.3　用常数实现类型变换29

2.4.4　数据类型的限定29

2.4.5 IEEE标准数据类型29

2.5 词法单元30

2.5.1　注释30

2.5.2　数字30

2.5.3　字符、字符串和位串31

2.6 运算操作符32

2.6.1 逻辑运算符32

2.6.2　算术运算符32

2.6.3　关系运算符33

2.6.5　操作符的运算优先级34

2.6.4　并置运算符34

2.7　小结35

2.8　习题36

第3章　VHDL语法基础37

3.1 顺序语句37

3.1.1 IF语句37

3.1.2 CASE语句40

3.1.3 LOOP语句42

3.1.4 REPORT语句45

3.2　并行语句45

3.2.1　变量赋值语句46

3.2.2　信号代入语句47

3.2.3　进程语句（process）50

3.2.4　模块语句（block）55

3.2.5　过程语句（procedure）60

3.2.6　函数语句（function）62

3.2.7　并行断言语句（assert）64

3.2.8　参数传递语句（generic）65

3.2.9　元件调用语（component）67

3.2.10　端口映射语句（port map）67

3.2.11　生成语句（generate）68

3.3　命名规则及注释71

3.4　小结72

3.5 习题72

4.2.1　库的概念及语法73

4.2　库73

第4章　VHDL程序设计基础73

4.1　层次化设计方法73

4.2.2　库的分类74

4.3　程序包75

4.3.1　程序包说明76

4.3.2　程序包体77

4.3.3　常用程序包79

4.4　文件输入／输出程序包86

4.4.1　TEXTIO程序包的语法86

4.4.2　TEXTIO程序包中的过程函数86

4.4.3　TEXTIO程序包的调用88

4.5.1　构造元件90

4.5　元件库90

4.5.2　程序打包96

4.5.3　构建元件库97

4.5.4　元件的调用98

4.6　元件的配置99

4.6.1　默认连接和默认配置100

4.6.2　元件配置102

4.6.3　端口映射104

4.7　块的配置105

4.8　参数指定108

4.8.1　在结构体中作参数指定108

4.8.2　在配置说明中作参数指定109

4.9　子程序调用和重载112

4.9.1 函数调用113

4.9.2　过程调用114

4.9.3　子程序重载115

4.9.4　运算符重载118

4.9.5　别名（替换名）120

4.10　子程序变量120

4.11 小结122

4.12 习题122

5.1.1 门电路123

5.1　组合逻辑设计123

第5章　VHDL程序设计实践123

5.1.2　编码器的设计124

5.1.3　译码器的设计127

5.1.4　加法器的设计128

5.2 时序逻辑电路设计130

5.2.1 时钟信号的VHDL描述方法130

5.2.2 时序电路中复位信号Reset的VHDL描述方法132

5.3　触发器的设计133

5.4　寄存器的设计137

5.4.1　8位通用寄存器137

5.4.2　串入／串出移位寄存器137

5.5.1　同步计数器139

5.5　计数器的设计139

5.5.2 可逆计数器140

5.5.3 具有数据加载、进位控制的同步计数器142

5.6　状态机的设计144

5.6.1 Moore型状态机的设计144

5.6.2　状态机的建立过程145

5.6.3　状态机的复位147

5.6.4　状态机信号输出方法153

5.6.5 Mealy型状态机的设计158

5.6.6　容错状态机的设计159

5.7　4位微处理器设计161

5.7.1　设计目标的层次化分解161

5.7.2　构造微处理器基本元件162

5.8　小结171

5.9　习题172

第6章　用VHDL语言进行集成电路设计173

6.1 概论173

6.1.1 电子设计技术的进展174

6.1.2 EDA工程的实现载体——FPGA器件176

6.1.3 EDA工程的设计语言——VHDL语言177

6.2　设计描述和系统建模178

6.2.1 IP设计和SOC设计178

6.2.2 软IP核与硬IP核181

6.2.3　设计复用方法182

6.3　设计综合183

6.3.1　高层次综合概述184

6.3.2　高层次综合的范畴185

6.4　设计仿真188

6.4.1　仿真的概念188

6.4.2　仿真的层次190

6.4.3　仿真系统的组成190

6.4.4　常用仿真方法191

6.5　集成系统设计方法192

6.5.1　片上系统概念192

6.5.2　片上系统的设计方法193

6.5.3　可编程系统芯片的设计195

6.5.4　片上系统的测试方法199

6.5.5 片上系统设计的关键问题201

6.6　集成电路设计的实验室实现方法203

6.6.1 基于VHDL的设计描述203

6.6.2　基于FPGA器件的实现载体204

6.6.3　设计的实验室实现流程206

6.7　集成电路的版图设计207

6.7.1　物理设计207

6.7.2　设计规则208

6.7.3　CMOS电路工艺基础210

6.7.4　集成电路版图全定制设计方法212

6.7.5　版图综合（layout synthesis）212

6.8.1 半导体产业模式的转变214

6.8　集成电路设计的工业实现214

6.8.2　无晶圆厂的ASIC公司215

6.8.3　制造代工业（fountry）216

6.8.4 IP设计业（chipless）217

6.8.5　设计代工业（design foundry）217

6.8.6　设计服务业（design service）218

6.9　多项目晶圆流片221

6.9.1 多项目晶圆的概念221

6.9.2　多项目晶圆的实施过程224

6.9.3 多项目晶圆的发展226

6.10　小结227

6.11 习题228

7.1　集成电路和系统芯片实验教学大纲231

第2部分231

第7章　VHDL程序设计实验上机指导231

7.2　演示实验1 EDA工具使用233

7.3　演示实验2　集成电路设计开发系统的使用238

7.4　实验3　集成电路波形仿真243

7.5　实验4　组合逻辑设计245

7.6　实验5　数码管译码驱动电路设计245

7.7　实验6　时序电路设计249

7.8　实验7　时间显示芯片设计250

7.9　实验8　片上系统设计253

7.10　小结255

附录　实验7 timerc.vhd程序设计参考256