图书介绍
FPGA/ASIC高性能数字系统设计PDF|Epub|txt|kindle电子书版本网盘下载
- 李洪革编著 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121120701
- 出版时间：2011
- 标注页数：329页
- 文件大小：128MB
- 文件页数：334页
- 主题词：可编程序逻辑器件－数字系统－系统设计－高等学校－教材；集成电路－电路设计－高等学校－教材
PDF下载
下载说明
FPGA/ASIC高性能数字系统设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章FPGA/ASIC设计方法概述1
1.1电子系统发展历史1
1.2高性能集成化设计2
1.3数字集成化设计流程3
1.4数字系统实现方法5
1.5集成化设计发展趋势8
1.6集成设计应用前景10
习题11
参考文献11
第2章Verilog硬件描述语言12
2.1基本概念12
2.2 Verilog HDL基本结构13
2.3模块与声明14
2.3.1模块命名14
2.3.2信号命名15
2.3.3端口声明16
2.3.4变量声明16
2.3.5include与define16
2.3.6代码编写规范16
2.4数据类型与运算符17
2.4.1数字声明17
2.4.2数值逻辑18
2.4.3常量数据类型18
2.4.4数据类型19
2.4.5运算符和表达式21
2.5行为建模22
2.5.1行为描述模块22
2.5.2条件语句27
2.5.3循环语句28
2.5.4任务与函数30
2.5.5混合设模式31
2.5.6测试激励32
2.6 Verilog—2001设计规则36
2.7 Verilog基本模块40
2.7.1组合逻辑40
2.7.2时序逻辑44
2.8本章小结47
习题48
参考文献48
第3章 高性能电路设计49
3.1电路面积优化50
3.1.1代码编写优化50
3.1.2条件语句处理51
3.1.3资源共享53
3.1.4时序电路的优化58
3.2高速电路设计62
3.2.1 逻辑与结构62
3.2.2关键路径65
3.2.3迟置信号处理66
3.2.4流水线设计69
3.3模块接口设计74
3.3.1数据流74
3.3.2模块间的协议传输75
3.4复位信号与毛刺消除79
3.4.1复位信号79
3.4.2毛刺消除84
习题86
参考文献88
第4章 运算单元与结构89
4.1数值计算89
4.2加法器91
4.2.1加法器91
4.2.2超前进位加法器92
4.2.3进位旁路加法器95
4.2.4进位选择加法器98
4.3乘法器99
4.3.1阵列乘法器100
4.3.2高速乘法器104
4.4数字信号处理113
4.4.1有限冲激响应滤波器114
4.4.2无限冲激响应滤波器118
4.4.3脉动阵列118
4.5有限域GF （2n）运算121
4.5.1定义121
4.5.2有限域多项式122
习题124
参考文献124
第5章 状态机与数据路径125
5.1有限状态机125
5.1.1基本概念125
5.1.2状态机分类126
5.1.3状态机描述方法132
5.1.4状态机的编码风格143
5.1.5可综合的FSM编码149
5.1.6状态机的优化151
5.1.7状态机容错和设计准则152
5.2数据路径154
5.2.1概述154
5.2.2时间调度与分配155
5.2.3数据路径设计实例161
习题165
参考文献166
第6章 时序与时钟167
6.1时序电路167
6.1.1基本概念167
6.1.2稳态与亚稳态168
6.1.3时钟信号169
6.1.4时钟分布172
6.1.5电路延时174
6.2时钟域174
6.2.1同步与异步174
6.2.2异步电路通信176
6.2.3多时钟域复位问题190
习题193
参考文献194
第7章 低功耗设计195
7.1基本原理196
7.1.1动态开关功耗196
7.1.2短路功耗197
7.1.3静态功率消耗198
7.2低功耗设计方法199
7.2.1系统级低功耗法200
7.2.2算法级低功耗法200
7.2.3结构级低功耗法201
7.2.4电路级低功耗法203
7.2.5泄漏功耗消减法210
习题212
参考文献212
第8章FPGA与可重构计算213
8.1可重构器件213
8.1.1可重构器件现状213
8.1.2可重构的分类214
8.2可重构电路结构215
8.2.1 FPGA电路结构215
8.2.2动态可重构系统229
8.2.3专用可重构系统232
参考文献238
第9章 数字系统设计实例239
9.1 AES加解密系统239
9.1.1 AES算法概述239
9.1.2 AFS算法结构239
9.1.3芯片内部电路系统架构241
9.1.4芯片硬件描述244
9.2通信基带系统249
9.2.1无线通信系统249
9.2.2 RFID基带设计250
参考文献264
第10章FPGA设计方法265
10.1新建工程265
10.2新建代码266
10.3代码仿真269
10.4 IP Core的使用276
10.5逻辑综合279
10.6配置实现281
10.7分析、报告285
10.8测试286
参考文献292
第11章ASIC设计方法293
11.1 ASIC定义及设计流程293
11.2逻辑综合295
11.2.1逻辑综合工具Design Compiler介绍295
11.2.2 DC基本概念297
11.2.3 DC设计流程299
11.3布局布线物理设计311
11.3.1 FloorPlan314
11.3.2 Timing Setup318
11.3.3 Placement318
11.3.5 CTS318
11.3.5 Route321
11.3.6 DFM324
11.4版图验证、修正327
11.4.1版图验证328
11.4.2后仿真328
11.4.3流片328
参考文献328