FPGA自学笔记 设计与验证PDF|Epub|txt|kindle电子书版本网盘下载

FPGA自学笔记 设计与验证PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 从头认识FPGA1

1.1 Cyclone Ⅳ E FPGA原理与应用1

1.1.1 Cyclone Ⅳ E概述1

1.1.2 Cyclone Ⅳ E扩展资源介绍4

1.1.3 重点电路设计5

1.2 Intel FPGA开发环境17

1.2.1 Quartus软件的发展史18

1.2.2 Quartus Prime的下载18

1.2.3 Quartus Prime的安装21

1.2.4 Quartus Prime软件的基本使用27

第2章 FPGA开发软硬件平台介绍39

2.1 AC620开发套件39

2.1.1 AC620开发板的功能特点39

2.1.2 AC620开发板的使用43

2.2 Intel FPGA开发流程57

2.2.1 建立工程57

2.2.2 设计输入61

2.2.3 分析和综合61

2.2.4 功能仿真62

2.2.5 综合与布局布线66

2.2.6 时序仿真66

2.2.7 I／O分配以及生成配置文件67

2.2.8 配置FPGA下载68

2.3 FPGA设计的烧写与投产69

2.3.1 FPGA固件存储方案69

2.3.2 Cyclone Ⅳ E FPGA固件烧写方案69

2.3.3 烧写文件JIC的产生70

第3章 FPGA基本数字逻辑设计74

3.1 组合逻辑电路设计——译码器74

3.1.1 译码器工作原理74

3.1.2 译码器Verilog实现75

3.1.3 激励创建及仿真测试76

3.2 时序逻辑电路设计——计数器79

3.2.1 计数器工作原理80

3.2.2 计数器的Verilog实现81

3.2.3 仿真及板级验证82

3.3 IP核应用——计数器85

3.3.1 IP核创建流程85

3.3.2 仿真及板级验证89

3.3.3 已生成IP核的参数修改90

3.3.4 Quartus Ⅱ中IP核参数的修改94

3.4 BCD计数器设计与验证95

3.4.1 BCD码原理95

3.4.2 BCD计数器的Verilog实现96

3.4.3 激励创建及仿真测试97

3.4.4 级联BCD计数器设计与仿真98

3.5 阻塞赋值与非阻塞赋值原理分析103

3.5.1 不同赋值方式的对比与实现103

3.5.2 不同赋值方式的仿真及测试105

3.6 状态机设计实例108

3.6.1 状态机工作原理108

3.6.2 字符串检测状态机实现110

3.6.3 激励创建及仿真测试113

3.7 独立按键消抖设计与验证115

3.7.1 按键的物理结构及电路设计115

3.7.2 硬件电路实现按键消抖116

3.7.3 状态机实现按键消抖118

3.7.4 激励创建及仿真测试124

3.7.5 任务及随机函数的使用125

3.8 模块化设计基础——加减法计数器129

3.8.1 模块功能划分129

3.8.2 模块功能设计129

3.8.3 仿真及板级验证132

3.9 8位七段数码管驱动设计与验证134

3.9.1 数码管驱动原理134

3.9.2 三线制数码管电路设计137

3.9.3 数码管动态扫描驱动设计138

3.9.4 ISSP生成及使用145

3.9.5 板级调试与验证149

3.9.6 Quartus Ⅱ中ISSP的使用方法152

3.10 串口发送模块的设计与验证153

3.10.1 异步串行通信原理及电路设计154

3.10.2 UART异步串行通信发送模块的设计与实现157

3.10.3 激励创建及仿真测试162

3.10.4 按键控制串口发送设计163

3.11 串口接收模块的设计与验证165

3.11.1 串口接收原理分析166

3.11.2 UART异步串行通信接收模块的设计与实现167

3.11.3 仿真及板级验证171

第4章 FPGA片上专用资源使用176

4.1 嵌入式RAM的使用——双端口RAM176

4.1.1 Cyclone Ⅳ体系结构及嵌入式存储器原理176

4.1.2 IP核使用——dpram178

4.1.3 激励创建及仿真测试182

4.2 搭建串口收发与双口RAM存储的简易应用系统185

4.2.1 系统模块功能划分及接口设计185

4.2.2 顶层文件设计185

4.2.3 控制模块设计186

4.2.4 仿真及板级验证187

4.3 嵌入式RAM的使用——ROM190

4.3.1 IP核使用——ROM191

4.3.2 激励创建及仿真测试193

4.3.3 SignalTap Ⅱ使用及板级验证195

4.4 嵌入式块RAM的使用——FIFO201

4.4.1 FIFO的相关知识202

4.4.2 IP核的使用——FIFO204

4.5 PLL锁相环介绍与简单应用213

4.5.1 PLL相关知识213

4.5.2 IP核的使用——PLL215

4.5.3 仿真及板级验证219

第5章 FPGA进阶数字逻辑设计223

5.1 无源蜂鸣器驱动设计与验证223

5.1.1 无源蜂鸣器电路设计223

5.1.2 无源蜂鸣器驱动原理224

5.1.3 PWM发生器模块设计225

5.1.4 仿真及板级验证227

5.2 线性序列机与串行接口DAC驱动设计与验证232

5.2.1 DAC芯片概述及电路设计232

5.2.2 TLV5618型DAC芯片输出电压计算原理234

5.2.3 TLV5618型DAC接口时序235

5.2.4 线性序列机设计思想与接口时序设计236

5.2.5 基于线性序列机的DAC驱动设计238

5.2.6 仿真及板级测试241

5.3 线性序列机与串行接口ADC驱动设计与验证243

5.3.1 ADC芯片概述及电路设计244

5.3.2 ADC128S022型ADC接口时序245

5.3.3 ADC128S022接口时序设计247

5.3.4 基于线性序列机的ADC驱动设计249

5.3.5 仿真及板级测试252

5.4 HT6221红外遥控解码设计与验证257

5.4.1 红外遥控系统的组成及电路设计257

5.4.2 红外遥控协议分析（NEC协议）258

5.4.3 红外解码模块设计260

5.4.4 仿真及板级验证265

5.5 TFT显示屏驱动设计与验证267

5.5.1 TFT触摸屏驱动电路设计268

5.5.2 RGB接口TFT屏扫描方式270

5.5.3 RGB接口TFT屏时序分析271

5.5.4 RGB接口TFT屏驱动设计272

5.5.5 仿真及板级验证275

第6章 FPGA综合数字系统设计280

6.1 八通道数字电压表280

6.1.1 数字电压表功能划分280

6.1.2 按键输入模块281

6.1.3 通道选择模块281

6.1.4 ADC控制模块——ADC128S022282

6.1.5 数据预处理模块282

6.1.6 码制转换模块284

6.1.7 数码管驱动模块287

6.1.8 顶层设计288

6.1.9 基于查找表的数据电压换算289

6.2 双通道幅频相可调DDS信号发生器292

6.2.1 DDS原理与实现293

6.2.2 数／模转换器（DAC）驱动模块设计299

6.2.3 串口命令接收与解析303

6.2.4 信号发生器顶层设计315

6.2.5 系统测试316

6.3 串口读／写EEPROM317

6.3.1 I2C基本概念317

6.3.2 I2C协议时序介绍318

6.3.3 I2C器件地址319

6.3.4 I2C存储器地址320

6.3.5 I2C写时序321

6.3.6 I2C读时序323

6.3.7 I2C读／写器件控制器设计325

6.3.8 I2C控制器仿真验证335

6.3.9 串口读／写EEPROM系统设计341

6.3.10 串口读／写EEPROM仿真验证351

6.3.11 串口读／写EEPROM板级验证355

6.4 基于串口猎人的虚拟示波器359

6.4.1 系统结构359

6.4.2 模块详解361

6.4.3 仿真验证375

6.4.4 基于串口猎人的板级验证385

6.5 SDRAM控制器设计391

6.5.1 SDRAM基本概念391

6.5.2 SDRAM存取原理392

6.5.3 SDRAM器件引脚说明394

6.5.4 SDRAM特性395

6.5.5 SDRAM操作命令介绍396

6.5.6 SDRAM操作时序403

6.5.7 SDRAM控制器设计418

6.5.8 SDRAM控制器仿真验证425

6.5.9 SDRAM控制器设计优化430

6.5.10 优化控制器仿真验证436

6.6 串口传图帧缓存设计440

6.6.1 系统结构440

6.6.2 仿真验证446

6.6.3 板级验证450

参考文献454