图书介绍
数字系统设计与SOPC技术PDF|Epub|txt|kindle电子书版本网盘下载
- 宋彩利编 著
- 出版社： 西安：西安交通大学出版社
- ISBN：9787560543956
- 出版时间：2012
- 标注页数：300页
- 文件大小：121MB
- 文件页数：310页
- 主题词：数字系统－系统设计
PDF下载
下载说明
数字系统设计与SOPC技术PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 FPGA数字系统设计1
1.1 数字系统设计方法简介1
1.2 FPGA结构和工作原理3
1.2.1 FPGA工作原理3
1.2.2 CycloneII系列FPGA内部结构4
1.3 FPGA设计流程26
第2章 Verilog HDL程序设计29
2.1 Verilog HDL程序的基本结构29
2.1.1 模块端口定义30
2.1.2 模块内容30
2.2 Verilog HDL的数据类型31
2.2.1 常量31
2.2.2 变量33
2.3 Verilog HDL的运算符35
2.4 Verilog HDL的基本语句39
2.4.1 赋值语句39
2.4.2 条件语句41
2.4.3 循环语句42
2.4.4 结构声明语句44
2.4.5 编译预处理语句49
2.5 模块化程序设计51
第3章 EDA开发环境简介55
3.1 DE2-70开发板简介55
3.2 软件集成开发环境简介56
3.2.1 软件的安装56
3.2.2 驱动程序安装57
3.3 QuartusⅡ设计步骤58
3.3.1 设计介绍58
3.3.2 设计过程59
第4章 常用组合和时序逻辑电路设计77
4.1 编码器77
4.2 译码器80
4.2.1 二进制译码器80
4.2.2 十进制译码器82
4.2.3 七段译码器84
4.3 数据选择器和数据分配器86
4.3.1 数据选择器86
4.3.2 数据分配器87
4.4 数据比较器88
4.5 奇偶产生／校验电路90
4.6 触发器92
4.6.1 基本R-S触发器92
4.6.2 D触发器93
4.6.3 J-K触发器96
4.6.4 T触发器97
4.7 计数器98
4.7.1 常用二进制计数器98
4.7.2 可预置加减计数器103
4.7.3 特殊功能计数器104
4.8 寄存器107
4.8.1 基本寄存器107
4.8.2 移位寄存器109
4.9 分频器113
4.9.1 偶数分频器113
4.9.2 奇数分频器116
4.9.3 任意整数分频器118
第5章 运算器设计122
5.1 加法器122
5.1.1 常用加法器122
5.1.2 串行加法器123
5.1.3 超前进位加法器128
5.2 减法器132
5.3 乘法器133
5.3.1 原码乘法器133
5.3.2 补码乘法器134
5.3.3 阵列乘法器136
5.4 除法器141
5.4.1 原码除法器141
5.4.2 补码除法器144
5.4.3 阵列除法器147
第6章 存储器设计154
6.1 ROM154
6.1.1 ROM存储器原理154
6.1.2 ROM存储器设计与实现154
6.2 RAM155
6.2.1 RAM存储器原理155
6.2.2 RAM存储器设计与实现155
6.3 双端口存储器157
6.3.1 双端口存储器原理157
6.3.2 双端口存储器的设计与实现158
6.4 堆栈164
6.4.1 堆栈工作原理164
6.4.2 堆栈的设计与实现164
6.5 队列167
6.5.1 队列工作原理167
6.5.2 队列的设计与实现167
6.6 存储器驱动器171
第7章 模型机设计178
7.1 模型机概述178
7.2 RISC CPU简介178
7.2.1 基本特征和构成178
7.2.2 RISC CPU基本构成179
7.3 RISC CPU指令系统设计180
7.4 RISC CPU的数据通路图183
7.5 指令流程设计185
7.6 CPU内部各功能模块的设计与实现187
7.6.1 时钟发生器（clock）187
7.6.2 程序计数器（PC）189
7.6.3 指令寄存器（IR）191
7.6.4 地址寄存器（MAR）192
7.6.5 数据寄存器（MDR）194
7.6.6 寄存器组（Register Array）197
7.6.7 堆栈指针寄存器（SP）199
7.6.8 控制器（CU）200
7.6.9 算术逻辑运算单元（ALU）213
7.6.10 标志寄存器（FLAGS）219
7.7 RISC CPU设计220
7.8 模型机组成223
7.8.1 总线控制223
7.8.2 ROM224
7.8.3 RAM224
7.8.4 模型机构成225
7.8.5 模型机的样例程序228
第8章 SOPC系统设计233
8.1 IP核介绍233
8.1.1 IP核类型233
8.1.2 SOPC设计中的IP核233
8.2 NiosⅡ处理器简介234
8.2.1 Nios II的特点234
8.2.2 Nios II应用系统结构235
8.3 SOPC应用系统的开发236
8.3.1 SOPC应用系统开发步骤236
8.3.2 SOPC应用系统开发实例236
第9章 NIOS II常用外设编程256
9.1 并行接口256
9.1.1 PIO寄存器描述256
9.1.2 PIO硬件配置257
9.1.3 PIO软件编程257
9.2 中断系统261
9.2.1 中断系统硬件配置261
9.2.2 中断系统软件编程263
9.3 定时器267
9.3.1 定时器寄存器描述267
9.3.2 定时器硬件配置268
9.3.3 定时器软件编程269
9.4 存储器扩展272
9.4.1 SRAM扩展272
9.4.2 SDRAM扩展283
9.4.3 Flash扩展288
9.5 SOPC应用综合实例292
9.5.1 多功能数字钟简介292
9.5.2 多功能数字钟硬件配置293
9.5.3 多功能电子钟软件编程295