Cadence高速电路设计 Allegro Sigrity SI/PI/EMI设计指南PDF|Epub|txt|kindle电子书版本网盘下载

Cadence高速电路设计 Allegro Sigrity SI/PI/EMI设计指南PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 信号完整性基础1

1.1 信号完整性问题2

1.1.1 什么是信号完整性2

1.1.2 数字信号的时域和频域2

1.1.3 信号的质量6

1.2 信号完整性分析的传输线理论10

1.2.1 传输线的定义10

1.2.2 传输线理论基础与特征阻抗11

1.2.3 无损耗传输线模型12

1.2.4 有损耗传输线模型13

1.2.5 微带线和带状线15

1.2.6 S参数简介17

1.2.7 电磁场求解方法简介19

1.3 传输线分析22

1.3.1 反射22

1.3.2 码间干扰27

1.3.3 传输线与串扰28

1.3.4 同步开关噪声34

1.4 信号质量控制35

1.4.1 阻抗匹配35

1.4.2 差分线阻抗和差分线阻抗匹配39

1.4.3 走线拓扑45

1.5 信号完整性分析所用器件模型简介48

1.6 信号完整性仿真分析51

1.6.1 传输线阻抗与反射分析52

1.6.2 匹配和传输线层叠结构57

1.6.3 多负载菊花链59

1.6.4 串扰60

1.6.5 DDR3信号质量问题及仿真解决案例61

1.6.6 走线阻抗／耦合检查67

参考文献73

第2章 电源完整性设计原理与仿真分析74

2.1 电源完整性基本原理74

2.1.1 电源噪声形成机理及危害75

2.1.2 电源分配系统构成部件81

2.1.3 去耦电容特性82

2.1.4 VRM模块89

2.1.5 电源／地平面92

2.1.6 PDN的频域分析95

2.1.7 时域分析方法100

2.1.8 直流压降与通流问题104

2.1.9 电热混合仿真108

2.2 电源分配网络交流分析112

2.2.1 板级电源完整性设计分析工具及案例112

2.2.2 板级电源阻抗分析115

2.2.3 平面谐振分析121

2.2.4 利用SPEED2000进行时域电源噪声分析124

2.3 电源分配网络去耦电容优化127

2.3.1 去耦电容的回路电感127

2.3.2 优化方案示例——成本最低129

2.3.3 早期去耦方案规划132

2.3.4 去耦方案What-if分析137

2.4 电源分配网络直流分析138

2.4.1 直流仿真分析139

2.4.2 电热混合仿真分析145

2.5 用Allegro Sigrity PI Base进行电源设计和分析149

2.5.1 直流设计和分析149

2.5.2 规则驱动的去耦电容设计方法153

参考文献156

第3章 高速时钟同步系统设计157

3.1 共同时钟系统原理介绍157

3.1.1 共同时钟系统工作原理157

3.1.2 时序参数158

3.1.3 共同时钟系统时序分析163

3.2 用SigXplorer进行共同时钟系统时序仿真166

3.2.1 飞行时间仿真分析167

3.2.2 计算时序裕量172

3.2.3 保持时间时序裕量分析173

参考文献173

第4章 高速DDRx总线系统设计174

4.1 高速DDRx总线概述174

4.1.1 DDRx发展简介174

4.1.2 Bank、Rank及内存模块176

4.1.3 接口逻辑电平178

4.1.4 片上端接ODT181

4.1.5 Slew Rate Derating185

4.1.6 Write Leveling187

4.1.7 DDR4的VrefDQTraining188

4.2 源同步时钟、时序188

4.2.1 什么是源同步时钟188

4.2.2 源同步时序计算方法189

4.2.3 影响源同步时序的因素194

4.3 DDRx信号电源协同仿真和时序分析流程196

4.3.1 DDRx接口信号的时序关系196

4.3.2 使用SystemSI进行DDR3信号仿真和时序分析实例197

4.4 DDRx系统常见问题案例分析228

4.4.1 DDR3拓扑结构规划：Fly-by拓扑还是T拓扑229

4.4.2 容性负载补偿231

4.4.3 Fly-by的Stub评估235

参考文献238

第5章 高速串行总线239

5.1 常见高速串行总线标准一览239

5.1.1 芯片到芯片的互连通信240

5.1.2 通用外设连接总线标准——USB 3.0总线／接口246

5.1.3 存储媒介总线／接口248

5.1.4 高清视频传输总线249

5.1.5 光纤、以太网高速串行总线252

5.2 高速串行通道之技术分析256

5.2.1 高速收发I/O口257

5.2.2 均衡器及预加重／去加重258

5.2.3 AMI模型接口263

5.2.4 码型编码及DC平衡263

5.2.5 判决指标：眼图分析、误码率、浴盆曲线265

5.3 通道传输指标分析267

5.3.1 通道混模S参数分离268

5.3.2 通道冲击响应271

5.3.3 通道信噪比分析272

5.3.4 通道储能特性分析（码间干扰ISI）274

5.4 高速串行通道精细化建模276

5.4.1 过孔建模276

5.4.2 特殊角度走线281

5.4.3 长度（相位）偏差控制285

5.5 高速串行通道系统仿真案例287

5.5.1 芯片封装及PCB板上信号模型提取288

5.5.2 建立信号链路拓扑295

5.5.3 时域通道分析301

5.5.4 统计通道分析303

5.6 高速串行通道系统设置调节306

5.6.1 滤波电容效应306

5.6.2 电源噪声注入有无影响分析307

5.6.3 电源噪声强弱影响扫描分析308

5.6.4 抖动和噪声影响扫描分析311

5.7 高速串行通道工程实例312

参考资料316

第6章 电磁兼容设计原理和方法317

6.1 EMC/EMI概述317

6.1.1 电磁兼容的基本概念317

6.1.2 电磁兼容相关标准概要323

6.1.3 接地设计原理324

6.1.4 屏蔽设计原理326

6.1.5 滤波设计原理328

6.2 板级和系统级EMC设计基本方法330

6.2.1 板级EMC设计的重要性330

6.2.2 板级EMC与SI/PI的关系330

6.2.3 板级EMC控制的常用方法330

6.2.4 系统级EMC设计基本方法333

6.2.5 EMC仿真算法简介334

6.3 Cadence/Sigrity仿真工具在EMI分析中的应用335

6.3.1 SI/PI/EMI仿真分析工具介绍335

6.3.2 Cadence的EMI仿真分析实例336

6.3.3 SPEED2000在EMI仿真中的应用338

6.3.4 PowerSI在EMI仿真中的应用348

6.3.5 OptimizePI在EMI仿真中的应用352

参考文献358

第7章 信号完整性与电源完整性测试359

7.1 10Gbps以上数字系统中信号完整性测量综述359

7.1.1 背景359

7.1.2 10Gbps以上高速背板测量362

7.1.3 10Gbps以上SerDes信号品质测量364

7.1.4 工业标准总线测试366

7.1.5 供电网络的测量367

7.1.6 时钟测量369

7.1.7 其他测试369

7.1.8 小结370

7.2 抖动测量371

7.2.1 测量背景简介371

7.2.2 抖动的定义及抖动与相位噪声、频率噪声的关系371

7.2.3 周期抖动、周期间抖动和TIE372

7.2.4 抖动成分的分解及各个抖动成分的特征及产生原因373

7.2.5 使用浴盆曲线和双狄拉克模型预估总体抖动379

7.2.6 高级抖动溯源分析方法379

7.2.7 抖动传递函数及其测量381

7.2.8 50fs级参考时钟抖动的测量技术382

7.2.9 抖动测量仪器总结386

7.3 眼图测量386

7.3.1 眼图概念386

7.3.2 眼图模板388

7.3.3 眼图测试对仪器的要求389

7.3.4 眼图测试中的时钟恢复390

7.3.5 眼图参数的定义391

7.3.6 有问题眼图的调试395

7.4 PCB阻抗测量397

7.4.1 PCB阻抗测试方案及原理397

7.4.2 TDR测量仪器系统的校准404

7.4.3 TDR分辨率的概念406

7.4.4 PCB阻抗测量操作流程407

7.4.5 TDR测量仪器静电防护416

7.4.6 对TDR测量的其他说明419

7.5 电源完整性测量422

7.5.1 电源完整性测量对象和测量内容422

7.5.2 电源纹波和噪声测量422

7.5.3 PDN输出阻抗和传输阻抗测量424

7.5.4 消除电缆屏蔽层环路误差425

7.5.5 校准过程和参考件427

7.5.6 电路板系统级PDN测量428

7.5.7 小结430

7.6 DDR总线一致性测量430

7.6.1 工业标准总线一致性测量概述430

7.6.2 DDR总线概览433

7.6.3 DDR时钟总线的一致性测试433

7.6.4 DDR地址、命令总线的一致性测试435

7.6.5 DDR数据总线的一致性测试436

7.6.6 DDR总线一致性测试对示波器带宽的要求439

7.6.7 自动化一致性测试440

7.6.8 DDR一致性测试探测和夹具441

7.6.9 小结441

7.7 参考文献441

第8章 芯片级全流程仿真分析444

8.1 芯片级全流程仿真的意义444

8.2 芯片级系统仿真的要点445

8.3 模型的准备447

8.3.1 晶体管模型和IBIS模型447

8.3.2 芯片金属层模型448

8.3.3 封装模型454

8.3.4 PCB模型458

8.4 并行总线和串行信道的仿真458

8.4.1 并行总线仿真458

8.4.2 信道仿真460

8.5 芯片封装PCB的电源完整性460

8.5.1 芯片－封装－PCB的直流压降463

8.5.2 芯片－封装－PCB的交流阻抗分析466

8.6 芯片－封装－PCB热设计466

参考文献475