数字逻辑设计与VHDL描述PDF|Epub|txt|kindle电子书版本网盘下载

数字逻辑设计与VHDL描述PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数制与编码1

1．1 进位计数制1

1．1．1 基数和权1

1．1．2 二进制数之间的转换2

1．1．3 十进制数和非十进制数之间的转换3

1．2二-十进制编码5

1．2．1 几种二-十进制编码5

1．2．2 二-十进制代码的加法6

1．3 格雷（Gray）码9

1．4 差错检测码10

1．4．1 奇偶校验码10

1．4．2 五中取二码和六中取二码11

1．5 习题12

第2章 逻辑代数基础15

2．1 基本概念15

2．1．1 逻辑变量和逻辑函数15

2．1．2 基本逻辑运算15

2．1．3 导出逻辑运算17

2．1．4 逻辑函数的表示方法20

2．2 逻辑代数的定理和规则22

2．2．1 逻辑代数的基本定律22

2．2．2 常用公式23

2．2．3 展开定理24

2．2．4 逻辑代数的三个规则25

2．3 逻辑函数的标准表达式26

2．3．1 标准“与或”式26

2．3．2 标准“或与”式28

2．3．3 不完全确定的逻辑函数30

2．4 逻辑函数的化简方法31

2．4．1 逻辑函数式的化简目标31

2．4．2 代数化简法32

2．4．3 卡诺图法化简逻辑函数33

2．5 习题43

第3章 集成逻辑门电路48

3．1 概述48

3．1．1 电压电平48

3．1．2 正逻辑和负逻辑49

3．2 MOS晶体管50

3．2．1 MOS晶体管的分类50

3．2．2 MOS管的三个工作区51

3．2．3 MOS管的开关时间52

3．3 CMOS反相器52

3．3．1 CMOS反相器的结构及工作原理52

3．3．2 CMOS反相器的电压传输特性53

3．3．3 CMOS反相器的功耗55

3．3．4 CMOS反相器的开关时间56

3．4 CMOS其他逻辑门电路57

3．4．1 CMOS与非门57

3．4．2 CMOS或非门58

3．4．3 门的输入端数的扩展58

3．4．4 缓冲门、与门及或门59

3．4．5 CMOS与或非门和异或门59

3．4．6 CMOS传输门60

3．5 CMOS集成电路的输出结构62

3．5．1 推挽输出62

3．5．2 三态输出62

3．5．3 漏极开路输出63

3．5．4 施密特触发器65

3．6 CMOS逻辑系列66

3．6．1 HC和HCT系列66

3．6．2 VHC和VHCT68

3．6．3 FAC和FACT68

3．6．4 CMOS电路使用中应注意的问题69

3．7 双极型集成逻辑电路70

3．7．1 晶体三极管非门70

3．7．2 肖特基晶体三极管72

3．8 TTL逻辑门电路72

3．8．1 TTL与非门电路72

3．8．2 LSTTL或非门75

3．8．3 TTL系列75

3．8．4 TTL电路使用中注意的问题76

3．9 ECL逻辑电路77

3．9．1 基本ECL电路77

3．9．2 ECL系列78

3．9．3 ECL电路使用中应注意的问题79

3．10 逻辑门的混合逻辑符号79

3．10．1 缓冲门的混合逻辑符号80

3．10．2 与门和与非门的混合逻辑符号80

3．10．3 或门及或非门的混合逻辑符号80

3．11 习题81

第4章 组合逻辑电路84

4．1 组合逻辑电路的分析84

4．1．1 组合逻辑电路的分析步骤84

4．1．2 分析举例84

4．2 中规模组合逻辑电路88

4．2．1 编码器88

4．2．2 译码器91

4．2．3 数据选择器97

4．2．4 加法器101

4．2．5 数值比较器103

4．2．6 奇偶校验器106

4．3 组合逻辑电路的综合108

4．3．1 组合逻辑电路的综合方法109

4．3．2 组合逻辑电路设计举例109

4．4 组合逻辑电路中的竞争与冒险115

4．4．1 冒险的分类116

4．4．2 冒险的检查及消除118

4．5 习题120

第5章 VHDL描述组合逻辑电路126

5．1 硬件描述语言VHDL126

5．1．1 设计过程126

5．1．2 VHDL语言的基本特点127

5．2 VHDL描述的基本结构128

5．2．1 实体描述129

5．2．2 结构体描述130

5．3 数据类型、运算符和表达式131

5．3．1 枚举类型131

5．3．2 数组类型132

5．3．3 子类型133

5．3．4 VHDL运算符134

5．3．5 常量的定义135

5．3．6 VHDL表达式136

5．4 VHDL的库和包137

5．4．1 VHDL库的种类和使用137

5．4．2 程序包138

5．4．3 库和程序包的引用139

5．4．4 函数和过程140

5．5 并行处理语句141

5．5．1 并行赋值语句141

5．5．2 条件赋值语句142

5．5．3 选择信号赋值语句143

5．6 顺序描述语句144

5．6．1 PROCESS语句144

5．6．2 信号和变量赋值语句145

5．6．3 分支语句145

5．6．4 循环语句147

5．7 结构描述语句148

5．7．1 部件声明语句148

5．7．2 部件描述语句149

5．7．3 重复部件的描述150

5．8 VHDL描述组合逻辑电路151

5．8．1 译码电路的描述151

5．8．2 三态门的描述153

5．8．3 编码器的描述154

5．9 习题156

第6章 集成触发器159

6．1 触发器的基本特性及其记忆作用160

6．2 电位型触发器161

6．2．1 基本RS触发器161

6．2．2 带使能端的RS触发器163

6．2．3 D触发器164

6．2．4 锁存器165

6．3 时钟控制的集成触发器166

6．3．1 主从触发器166

6．3．2 T触发器170

6．3．3 边沿触发器171

6．4 触发器的逻辑符号173

6．5 CMOS触发器174

6．5．1 带使能端D触发器174

6．5．2 CMOS主从D触发器175

6．5．3 CMOS JK触发器176

6．6 集成触发器的时间参数177

6．6．1 建立时间和保持时间178

6．6．2 时钟信号的时间参数178

6．7 触发器的VHDL描述179

6．7．1 电位型触发器的VHDL描述179

6．7．2 钟控型触发器的描述180

6．8 习题183

第7章 时序逻辑电路的分析、设计的描述188

7．1 时序电路基础188

7．1．1 同步时序电路的分类和描述188

7．1．2 常用时序电路190

7．2 常用同步时序电路的分析192

7．2．1 同步时序电路分析的步骤192

7．2．2 同步计数器的分析192

7．2．3 移位寄存器及其应用电路的分析195

7．3 常用时序电路的设计201

7．3．1 基本的设计步骤201

7．3．2 同步计数器的设计201

7．3．3 序列信号发生器205

7．3．4 M序列发生器207

7．4 异步计数器208

7．4．1 异步计数器的基本形式209

7．4．2 异步计数器的分析209

7．5 中规模时序集成电路211

7．5．1 中规模集成计数器212

7．5．2 中规模计数器的应用217

7．5．3 中规模移位寄存器226

7．5．4 中规模移位寄存器的应用229

7．5．5 时序部件的VHDL描述233

7．6 一般时序电路的分析和设计239

7．6．1 一般时序电路的分析239

7．6．2 一般时序电路的设计242

7．6．3 时序机的VHDL描述248

7．7 习题252

第8章 可编程逻辑器件261

8．1 概述261

8．1．1 专用集成电路的分类261

8．1．2 PLD的基本结构261

8．1．3 PLD电路的表示方法262

8．1．4 PLD的分类263

8．1．5 PLD的性能特点265

8．2 只读存储器ROM265

8．2．1 ROM的逻辑结构265

8．2．2 ROM的分类266

8．2．3 ROM的应用268

8．3 可编程阵列逻辑（PAL）270

8．3．1 PAL的基本结构270

8．3．2 PAL16L8的逻辑结构图及应用272

8．4 通用阵列逻辑（GAL）274

8．4．1 GAL的性能特点274

8．4．2 GAL的结构275

8．4．3 输出逻辑宏单元OLMC276

8．5 可擦除可编程的逻辑器件（EPLD）279

8．5．1 MAX7000系列器件的结构279

8．5．2 宏单元（MACROCELL）281

8．5．3 扩展乘积项282

8．5．4 PIA和I/O控制块283

8．5．5 EPM7128S应用举例285

8．6 复杂的可编程逻辑器件（CPLD）289

8．6．1 FLEX 10K器件的结构289

8．6．2 嵌入阵列块（EAB）290

8．6．3 逻辑阵列块（LAB）292

8．6．4 逻辑单元（LE）293

8．6．5 快速通道互连297

8．6．6 输入输出单元（JOE）298

8．7 现场可编程门阵列（FPGA）的特点299

8．7．1 FPGA的基本结构299

8．7．2 FPGA的特点300

8．8 习题300

第9章 数字系统设计303

9．1 层次化结构设计303

9．1．1 设计的层次303

9．1．2 系统结构的分解305

9．2 自顶向下设计方法306

9．2．1 自顶向下设计方法的基本设计过程306

9．2．2 数字系统的基本划分307

9．3 复数运算器的设计310

9．3．1 设计要求310

9．3．2 确定系统接口310

9．3．3 系统划分311

9．3．4 系统描述314

9．4 习题331

参考文献333