图书介绍
EDA技术与应用PDF|Epub|txt|kindle电子书版本网盘下载
- 关可，梁文家，张小博编著 著
- 出版社： 北京：清华大学出版社
- ISBN：9787302302681
- 出版时间：2012
- 标注页数：181页
- 文件大小：68MB
- 文件页数：191页
- 主题词：电子电路－电路设计－计算机辅助设计－高等学校－教材
PDF下载
下载说明
EDA技术与应用PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 绪论1
1.1 PLD的分类2
1.2 PLD设计的基本流程3
1.2.1设计输入3
1.2.2设计综合3
1.2.3仿真验证3
1.2.4设计实现4
1.2.5下载验证4
1.3 PLD设计的常用工具4
1.3.1 Altera公司设计开发工具4
1.3.2Xilinx公司设计开发工具5
1.4 PLD技术发展趋势5
习题6
第2章EPIC3型FPGA结构7
2.1逻辑阵列块8
2.1.1 LAB连接9
2.1.2 LAB控制信号9
2.2逻辑单元10
2.2.1 LUT链和寄存器链10
2.2.2 addnsub信号11
2.2.3 LE操作模式11
2.3多路径互连15
2.3.1行互连15
2.3.2列互连16
2.4嵌入式存储器18
2.4.1存储器模式19
2.4.2奇偶位支持20
2.4.3移位寄存器支持20
2.4.4存储器大小配置20
2.4.5字节使能22
2.4.6控制信号和M4K接口22
2.4.7独立时钟模式23
2.4.8输入/输出时钟模式24
2.4.9读/写时钟模式26
2.4.10单端口模式26
2.5全局时钟网络和锁相环28
2.5.1全局时钟网络28
2.5.2双用途时钟管脚28
2.5.3组合资源29
2.5.4锁相环29
2.5.5时钟的倍频和分频31
2.5.6外部时钟输入31
2.5.7外部时钟输出32
2.5.8时钟反馈32
2.5.9相移32
2.5.10锁定检测信号32
2.5.11可编程占空比32
2.5.12控制信号32
2.6输入/输出结构33
2.6.1外部RAM接口37
2.6.2 DDR SDRAM和FCRAM37
2.6.3可编程驱动能力38
2.6.4可编程上拉电阻40
2.7 IEEE标准1149.1 （JTAG）边界扫描支持40
习题41
第3章 基于Quartus Ⅱ的FPGA设计方法43
3.1 Quartus Ⅱ软件的设计输入44
3.1.1文本编辑器44
3.1.2模块和符号编辑器47
3.1.3 MegaWizard插件管理器48
3.1.4 Quartus Ⅱ支持的其他设计输入52
3.2 Quartus Ⅱ软件的设计约束53
3.2.1分配编辑器54
3.2.2引脚规划器54
3.2.3 Settings对话框55
3.2.4分配设计分区55
3.2.5导入分配55
3.2.6验证引脚分配56
3.3 Quartus Ⅱ软件的设计综合56
3.3.1 Analysis&Synthesis功能选项设置57
3.3.2查看综合结果58
3.3.3渐进式综合59
3.4布局布线60
3.4.1布局布线设置60
3.4.2查看布局布线结果62
3.4.3优化布局布线结果63
3.5仿真65
3.6时序分析67
3.6.1标准时序分析器的使用67
3.6.2 TimeQuest时序分析71
3.7时序逼近72
3.7.1使用时序逼近平面布局图72
3.7.2使用时序优化向导74
3.7.3使用网表优化实现时序逼近74
3.7.4使用LogicLock区域达到时序逼近75
3.7.5使用设计空间管理器达到时序逼近76
3.7.6使用渐进式编译达到时序逼近76
3.8功耗分析76
3.8.1使用PowerPlay功耗分析器分析功耗77
3.8.2使用PowerPlay早期功耗估算器77
3.9编程和配置78
3.9.1汇编器Assembler的使用79
3.9.2使用Programmer对一个或多个器件编程79
3.10调试80
3.10.1 SignalTap Ⅱ逻辑分析器的使用81
3.10.2使用外部逻辑分析仪84
3.10.3使用SignalProbe85
3.10.4使用在系统存储器内容编辑器85
习题86
第4章VHDL硬件描述语言87
4.1基于硬件描述语言的数字电路设计方法88
4.2硬件设计语言概述89
4.3 VHDL语言的基本结构90
4.3.1实体90
4.3.2结构体92
4.3.3结构体的3种子结构96
4.3.4包、库和配置99
4.4 VHDL语言要素104
4.4.1 VHDL的文字规则104
4.4.2 VHDL的数据对象105
4.4.3 VHDL的数据类型107
4.4.4 VHDL的运算操作符110
4.4.5 VHDL的主要描述语句111
4.5基本逻辑电路设计120
4.6使用Quartus Ⅱ的V HDL语言设计实例125
4.6.1 Quartus Ⅱ软件的开发流程概述125
4.6.2 Quartus Ⅱ对第三方软件的支持126
4.6.3 Quartus Ⅱ开发平台的V HDL语言设计实例126
习题138
第5章FPGA设计实例140
5.1开发系统简介141
5.1.1硬件符号功能说明141
5.1.2开发系统电路结构142
5.1.3其他硬件资源151
5.1.4开发系统使用前设置156
5.2原理图输入的简单组合逻辑设计156
5.2.1 1位全加器设计156
5.2.2 4选1数据选择器的设计160
5.3简单时序电路设计161
5.3.1 D触发器设计161
5.3.2具有异步清零和同步使能4位十进制加法计数器设计162
5.3.3数控分频器的设计162
5.3.4移位运算器设计164
5.4数码管驱动电路设计165
5.4.1 7段数码显示译码器设计165
5.4.2 8位数码扫描显示电路166
5.5复杂FPGA设计168
5.5.1序列检测器设计168
5.5.2 8位十六进制频率计设计169
5.6宏模块设计及测试172
5.6.1 DDS正弦信号发生器功能172
5.6.2简易DDS正弦信号发生器设计173
5.6.3使用SignalTap Ⅱ对简易DDS信号发生器实时测试179
5.6.4拓展训练180
参考文献181