集成电路EDA与验证技术PDF|Epub|txt|kindle电子书版本网盘下载

集成电路EDA与验证技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 MOSFET晶体管模型1

1.1 MOSFET模型基础1

1.1.1 半导体中的电子和空穴1

1.1.2 两端口MOS结构2

1.1.3 积累、耗尽、反型（以p型衬底为例）4

1.1.4 两端口MOS的小信号等效电路（以p型衬底为例）4

1.1.5 三端口MOS结构及统一的电荷控制模型6

1.1.6 夹断电压8

1.1.7 Pao-Sah I-V模型8

1.1.8 电荷控制模型10

1.1.9 阈值电压11

1.2 面向设计应用的MOSFET模型12

1.2.1 漏极电流的正向及反向分量12

1.2.2 MOSFET晶体管直流特性14

1.2.3 弱反型区与强反型区的MOSFET16

1.2.4 小信号跨导17

1.3 动态MOSFET模型19

1.3.1 存储电荷19

1.3.2 电容系数21

1.3.3 非准静态小信号模型22

1.3.4 准静态小信号模型24

1.3.5 本征截止频率24

1.4 MOSFET晶体管计算机模型和设计参数提取25

1.4.1 基于阈值电压UT的MOSFET晶体管模型（BSIM3和BSIM4）25

1.4.2 基于表面势的MOSFET晶体管模型（HiSIM、MM1和PSP）26

1.4.3 HiSIM模型27

1.4.4 MOS模型1128

1.4.5 PSP模型28

1.4.6 基于电荷的模型（ACM、EKV）29

1.4.7 ACM模型29

1.4.8 EKV模型30

1.5 小结30

第2章 集成电路EDA技术概述31

2.1 EDA技术概述31

2.2 集成电路设计方法和设计流程简介35

2.2.1 半定制设计流程36

2.2.2 全定制设计流程41

2.3 主要的EDA厂商及其产品介绍45

2.3.1 Cadence公司主要产品45

2.3.2 Synopsys公司主要产品46

2.3.3 Mentor Graphics公司主要产品48

2.4 小结49

第3章 模拟集成电路设计与仿真50

3.1 Cadence Spectre概述51

3.2 Spectre的仿真功能53

3.3 Spectre操作指南54

3.3.1 Spectre配置文件54

3.3.2 Spectre运行窗口及其功能55

3.3.3 设计库管理器58

3.3.4 电路图编辑器60

3.3.5 模拟设计环境65

3.3.6 波形显示窗口67

3.3.7 波形计算器72

3.3.8 模拟器件库76

3.4 低压差线性稳压器的设计与仿真79

3.5 小结86

第4章 模拟集成电路版图设计与验证87

4.1 Virtuoso工作窗口88

4.1.1 窗口标题显示栏90

4.1.2 工作状态栏91

4.1.3 菜单栏91

4.1.4 图标菜单98

4.1.5 设计区100

4.1.6 光标和指针101

4.1.7 鼠标工作状态101

4.1.8 提示信息栏102

4.1.9 版图层选择窗口102

4.2 Virtuoso操作指南104

4.2.1 创建矩形104

4.2.2 创建多边形104

4.2.3 创建路径105

4.2.4 创建标识名106

4.2.5 创建元件107

4.2.6 创建接触孔108

4.2.7 创建与圆形相关的图形109

4.2.8 移动110

4.2.9 复制111

4.2.10 拉伸112

4.2.11 删除112

4.2.12 合并113

4.2.13 选择和取消选择113

4.2.14 改变版图层之间的关系114

4.2.15 切割图形116

4.2.16 旋转图形116

4.2.17 属性查看117

4.2.18 分离图形118

4.3 Mentor Calibre版图验证软件119

4.3.1 设计规则检查121

4.3.2 版图与电路图一致性检查129

4.3.3 寄生参数提取139

4.4 运算放大器版图设计与验证实例150

4.4.1 NMOS晶体管版图设计150

4.4.2 运算放大器的版图设计与验证156

4.5 小结187

第5章 数字电路设计及仿真工具Modelsim188

5.1 数字电路设计及仿真概述188

5.2 数字电路设计方法189

5.2.1 硬件描述语言Verilog的特点及规范189

5.2.2 硬件描述语言Verilog的可综合设计196

5.2.3 硬件描述语言设计实例197

5.3 数字电路仿真工具Modelsim201

5.3.1 Modelsim特点与应用201

5.3.2 Modelsim基本使用203

5.3.3 Modelsim的进阶使用211

5.4 小结224

第6章 数字逻辑综合225

6.1 逻辑综合的基本概念225

6.1.1 逻辑综合定义225

6.1.2 逻辑综合步骤226

6.2 逻辑综合工具Design Compiler226

6.2.1 Design Compiler的功能227

6.2.2 DC-Tcl工具语言228

6.3 Design Compiler逻辑综合分析231

6.3.1 DC设计配置231

6.3.2 逻辑综合工艺库233

6.3.3 Design Compiler的基本设计流程234

6.4 静态时序分析及设计约束241

6.4.1 静态时序分析241

6.4.2 亚稳态243

6.4.3 时钟的约束243

6.4.4 输入输出路径的设计约束245

6.4.5 组合逻辑路径的设计约束246

6.4.6 时间预算设计247

6.4.7 设计环境约束248

6.4.8 多时钟同步设计约束251

6.4.9 异步电路设计约束253

6.4.10 多时钟系统的时序约束253

6.5 综合实例分析255

6.6 小结259

第7章 物理层设计工具IC Compiler260

7.1 IC Compiler（ICC）工具发展历史260

7.2 IC Compiler（ICC）设计流程介绍262

7.3 数据准备263

7.3.1 设计数据263

7.3.2 逻辑库数据264

7.3.3 物理库数据265

7.3.4 创建设计数据266

7.4 布局规划271

7.4.1 布局规划的目标271

7.4.2 芯片结构介绍272

7.4.3 布局规划的实现272

7.5 电源规划277

7.5.1 全局电源277

7.5.2 电源环线278

7.5.3 电源条线279

7.5.4 各个单元的电源连接279

7.5.5 电压降280

7.6 布局281

7.6.1 特殊单元的放置281

7.6.2 标准单元的放置282

7.6.3 扫描链重组282

7.7 时钟树综合284

7.7.1 时钟树综合的设置284

7.7.2 时钟树综合286

7.7.3 时钟树分析与优化287

7.8 布线287

7.8.1 布线前的检查287

7.8.2 ICC布线步骤288

7.8.3 特殊信号的布线289

7.8.4 一般信号布线290

7.9 芯片ECO与DFM292

7.9.1 流片前ECO293

7.9.2 流片后ECO293

7.9.3 DFM293

7.9.4 设计结果导出295

7.10 小结296

第8章 物理层设计工具Encounter297

8.1 设计开始前的数据准备297

8.1.1 设计数据准备297

8.1.2 逻辑库数据准备298

8.1.3 物理库数据准备299

8.1.4 数据准备的流程与基本指令299

8.2 布图规划与布局303

8.2.1 输入/输出单元排布与布图规划303

8.2.2 规划电源网络304

8.2.3 标准单元的布局与优化305

8.2.4 布图规划与布局流程及基本指令305

8.3 时钟树综合311

8.3.1 概述311

8.3.2 时钟树设计312

8.4 布线设计314

8.4.1 NanoRoute314

8.4.2 特殊布线设计314

8.4.3 常规布线设计315

8.4.4 布线的基本流程与优化设计315

8.5 工程改变命令与可制造性设计316

8.5.1 ECO指令设计317

8.5.2 DFM的基本操作319

8.6 小结320