图书介绍
VHDL硬件描述语言PDF|Epub|txt|kindle电子书版本网盘下载
- 辛春艳编著 著
- 出版社： 北京：国防工业出版社
- ISBN：7118027413
- 出版时间：2002
- 标注页数：287页
- 文件大小：24MB
- 文件页数：297页
- 主题词：
PDF下载
下载说明
VHDL硬件描述语言PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 EDA与硬件描述语言1
1.1 电子设计自动化（EDA）技术1
1.1.1 EDA的发展1
1.1.2 层次性设计技术2
1.1.3 EDA技术的基本特征和工具3
1.2 硬件描述语言6
1.2.1 VHDL硬件描述语言6
1.2.2 VHDL的发展趋势8
1.3 可编程集成电路与系统设计9
第2章 VHDL基本结构11
2.1 实体12
2.1.1 类属说明（GENERIC）13
2.1.2 端口说明（PORT）14
2.2 结构体15
2.2.1 结构体名16
2.2.2 结构体定义语句16
2.2.3 功能描述语句17
2.3.1 块语句（BLOCK）18
2.3 块、子程序和进程18
2.3.2 进程（PROCESS）20
2.3.3 子程序（SUBPROGRAM）23
2.4 库和程序包28
2.4.1 库（LIBRARY）28
2.4.2 程序包（PACKAGE）31
2.5 配置34
2.5.1 配置类型35
2.5.2 配置说明38
3.1.1 常量（CONSTANT）43
3.1.2 变量（VARIABLE）43
第3章 VHDL语言元素43
3.1 VHDL语言的客体43
3.1.3 信号（SIGNAL）45
3.1.4 信号与变量的区别46
3.2 VHDL数据类型47
3.2.1 VHDL中预定义的数据类型47
3.2.2 用户自定义数据类型49
3.2.3 IEEE预定义标准52
3.3.1 用函数进行类型转换54
3.3 数据类型转换54
3.3.2 类型标记法实现类型转换55
3.3.3 常数实现类型转换55
3.4 VHDL操作符56
3.4.1 逻辑运算符57
3.4.2 算术运算符58
3.5 VHDL词法规则与标识符59
3.5.1 调法规则59
3.5.2 标识符61
4.1 行为描述方式63
第4章 VHDL的描述风格63
4.2 数据流描述方式（RTL描述方式）64
4.2.1 寄存器引入方法64
4.2.2 寄存器引入的错误66
4.2.3 引入寄存器的技巧68
4.3 结构化描述方式70
4.4 混合描述风格72
第5章 VHDL并行语句73
5.1 进程语句（PROCESS）73
5.2 块语句76
5.3 并行信号赋值语句78
5.4 并行过程调用语句81
5.5 并行断言语句82
5.6 元件例化语句（COMPONENT＿INSTANT）83
5.7 生成语句（GENERATE）85
第6章 CHDL顺序语句88
6.1 顺序赋值语句88
6.1.1 变量赋值语句89
6.1.2 信号赋值语句90
6.1.3 赋值目标91
6.2 WAIT语句92
6.3 流程控制语句94
6.3.1 IF语句94
6.3.2 CASE语句96
6.3.3 LOOP语句99
6.3.4 NEXT语句101
6.3.5 EXIT语句101
6.3.6 返回语句RETURN102
6.3.7 NULL语句102
6.4 子程序调用语句103
6.5 其他语句和说明105
6.5.1 属性105
6.5.2 TEXTIO操作115
第7章 组合逻辑电路模块118
7.1 门电路118
7.1.1 二输入与非门电路118
7.1.2 二输入或非门电路122
7.1.3 二输入异或门电路123
7.1.4 反向器门电路124
7.1.5 单向总线缓冲器125
7.1.6 双向总线缓冲器126
7.2 编码器、译码器、选择器电路127
7.2.1 编码器的设计127
7.2.2 译码器的设计129
7.2.3 选择器的设计132
7.3 运算器的设计133
7.3.1 8位加法器设计133
7.3.2 8位乘法器135
7.3.3 比较器139
第8章 时序逻辑电路设计141
8.1 时钟信号141
8.2 复位信号143
8.3 触发器设计模块144
8.4 计数器的设计156
8.4.1 同步计数器156
8.4.2 模可变16位加法计数器156
8.4.3 异步计数器158
8.5.1 只读存储器（ROM）160
8.5 存储器的设计160
8.5.2 随机存取存储器（RAM）161
8.5.3 堆栈164
第9章 状态机的设计169
9.1 MOORE型状态机的设计170
9.2 MEALY型状态机的设计175
9.3 状态机设计的一般过程176
9.4 三态门177
第10章 仿真179
10.1 惯性延迟179
10.1.1 信号惯性延迟的用法180
10.1.2 惯性延迟的规则181
10.2 传输延迟182
10.3 信号的延迟和延缓进程183
10.3.1 延迟183
10.3.2 延缓进程184
10.4 仿真概述与仿真模块的设计184
10.5 仿真测试程序设计187
11.1.2 设计环境193
11.1.1 约束条件193
11.1 逻辑综合概述193
第11章 综合193
11.1.3 工艺库194
11.1.4 逻辑综合的步骤194
11.2 VHDL语言描述与硬件实现195
11.2.1 VHDL类型195
11.2.2 VHDL客体198
11.2.3 运算符200
11.2.4 顺序语句200
11.2.5 并行语句202
11.3.1 组合逻辑电路207
11.3 VHDL语法对应的硬件器件207
11.3.2 时序逻辑电路209
第12章 MAX＋PLUSII开发工具211
12.1 MAX＋PLUSII概况211
12.1.1 MAX＋PLUSII的安装211
12.1.2 MAX＋PLUSII对VHDL的支持212
12.1.3 MAX＋PLUSII的设计212
12.2 MAX＋PLUSII系统的使用213
13.1 数字电子钟235
第13章 VHDL设计实例235
13.2 可编程并行接口适配器243
13.2.1 a8255的一般特征与概述243
13.2.2 a8255的控制寄存器和工作方式245
13.2.3 a8255的结构设计246
13.3 全双工异步接收发送器的设计250
13.3.1 顶层设计251
13.3.2 低层次的设计252
附录 VHDL标准包集合文件258
参考文献287