图书介绍
EDA技术入门与提高PDF|Epub|txt|kindle电子书版本网盘下载
- 王行，熊寿葵，李衍等编著 著
- 出版社： 西安：西安电子科技大学出版社
- ISBN：9787560622156
- 出版时间：2009
- 标注页数：307页
- 文件大小：67MB
- 文件页数：319页
- 主题词：电子电路－电路设计：计算机辅助设计－高等学校－教材
PDF下载
下载说明
EDA技术入门与提高PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 EDA技术概述1
1.1EDA技术的发展历程1
1.2应用EDA技术的设计特点3
1.3EDA工具软件结构4
第2章 可编程逻辑器件7
2.1可编程逻辑器件概述7
2.2Altera公司的可编程逻辑器件7
2.2.1MAX系列器件9
2.2.2FLEX系列器件11
2.2.3Cyclone系列器件12
2.2.4ACEX1K系列器件15
2.2.5StratixTM系列器件15
2.2.6ArriaTMGX系列器件22
2.2.7ExcaliburTM系列器件23
2.3其他可编程逻辑器件23
2.3.1Xilinx公司的器件产品24
2.3.2Lattice公司的器件产品25
第3章 QuartusⅡ7.2简介27
3.1QuartusⅡ7.2的设计步骤27
3.2QuartusⅡ7.2的安装28
3.2.1QuartusⅡ7.2的版本分类28
3.2.2QuartusⅡ7.2的安装要求29
3.2.3QuartusⅡ7.2的安装过程30
3.2.4第一次运行QuartusⅡ7.236
3.3QuartusⅡ7.2的结构和工作环境37
3.3.1QuartusⅡ7.2的结构37
3.3.2QuartusⅡ7.2的工作环境37
第4章 图形输入设计方法45
4.14位加法器设计实例45
4.1.14位加法器逻辑设计45
4.1.2半加器模块设计过程47
4.1.3全加器模块设计过程63
4.1.44位加法器的设计过程65
4.2宏功能模块及其使用75
4.2.1时序电路宏模块75
4.2.2运算电路宏模块82
4.2.32位十进制数字位移测量仪设计实例85
4.3LPM宏模块及其使用107
4.3.1参数化时序单元宏模块107
4.3.2参数化运算单元宏模块111
4.3.3参数化存储器宏模块116
4.3.4其他模块123
4.3.5参数化宏模块的使用方法123
第5章 文本输入设计方法130
5.1文本输入界面130
5.2用VHDL实现8位加法器设计131
第6章 VHDL入门136
6.1VHDL的结构136
6.1.1实体137
6.1.2结构体139
6.1.3VHDL库141
6.1.4VHDL程序包143
6.1.5配置145
6.2VHDL的词法元素147
6.2.1分界符147
6.2.2标识符147
6.2.3注释149
6.2.4字符文字150
6.3VHDL的数据对象152
6.4VHDL的数据类型153
6.4.1VHDL标准程序包STANDARD中定义的数据类型154
6.4.2用户定义的数据类型156
6.4.3IEEE预定义标准逻辑位与矢量159
6.4.4VHDL的类型转换160
6.5VHDL的操作符161
6.5.1逻辑（LOGICAL）操作符162
6.5.2算术（ARITHMETIC）操作符162
6.5.3关系（RELATIONAL）操作符163
6.5.4并置（CONCATENATION）操作符164
6.5.5操作符的优先级165
6.6VHDL的语法基础165
6.6.1并行语句165
6.6.2顺序语句181
第7章 常见逻辑单元的VHDL描述197
7.1组合逻辑单元的VHDL描述197
7.1.1基本逻辑门的VHDL描述197
7.1.2编码器、译码器和多路选通器的VHDL描述201
7.1.3加法器和求补器的VHDL描述205
7.1.4三态门及总线缓冲器208
7.2时序电路的VHDL描述211
7.2.1时钟信号和复位信号211
7.2.2触发器214
7.2.3寄存器218
7.2.4计数器223
7.3存储器的VHDL描述231
7.3.1存储器的数据初始化231
7.3.2ROM（只读存储器）的VHDL描述231
7.3.3RAM（随机存储器）的VHDL描述233
7.3.4先进先出（FIFO）堆栈的VHDL描述234
第8章 有限状态机设计237
8.1有限状态机的优点及转移图描述237
8.1.1有限状态机的优点237
8.1.2有限状态机的转移图描述238
8.2有限状态机的VHDL描述239
8.2.1状态说明240
8.2.2主控时序进程240
8.2.3主控组合进程241
8.2.4辅助进程242
8.3有限状态机编码243
8.3.1状态位直接输出型编码243
8.3.2顺序编码245
8.3.3一位热码编码（OneHotEncoding）245
8.4有限状态机剩余状态码的处理246
8.5有限状态机设计实例246
第9章 VHDL设计实例251
9.1SPI接口的VHDL实现251
9.1.1SPI接口介绍251
9.1.2移位寄存器编程253
9.1.3SPI主从选择模块编程257
9.1.4时钟信号发生模块259
9.1.5SPI接口控制管理模块261
9.1.6顶层设计VHDL描述268
9.2URAT接口的VHDL实现272
9.2.1UART接口介绍272
9.2.2UART顶层的模块划分和VHDL描述272
9.2.3波特率发生模块分析与VHDL描述275
9.2.4UART发送模块程序与仿真277
9.2.5UART接收模块分析及其VHDL描述280
9.3ASK调制解调器的VHDL实现283
9.3.1ASK调制器的VHDL描述283
9.3.2ASK解调器的VHDL描述284
第10章 设计中的常见问题287
10.1信号毛刺的产生及消除287
10.1.1信号毛刺的产生287
10.1.2信号毛刺的解决方法289
10.2时钟问题293
10.2.1信号的建立和保持时间293
10.2.2全局时钟293
10.2.3门控时钟294
10.2.4多时钟系统295
10.3复位和清零信号296
第11章 FPGA／CPLD器件的硬件连接297
11.1编程工艺及方式介绍297
11.2ByteBlaster下载电缆297
11.3JTAG方式编程和配置299
11.4PS配置方式301
11.5使用专用配置器件配置FPGA305
参考文献307